使用基板载具的混合激光与等离子体蚀刻晶圆切割的制作方法
【专利摘要】本发明描述了切割半导体晶圆的方法，每一晶圆具有多个集成电路。方法包括以下步骤：在半导体晶圆上方形成掩模，所述掩模由覆盖及保护集成电路的层组成。半导体晶圆由基板载具支撑。随后用激光划线工艺图案化掩模，以提供具有间隙的图案化掩模，从而曝露半导体晶圆在集成电路之间的区域。随后在由基板载具支撑时穿过图案化掩模中的间隙蚀刻半导体晶圆，以切割集成电路。
【专利说明】使用基板载具的混合激光与等离子体蚀刻晶圆切割
[0001]背景
[0002]I)领域
[0003]本发明的实施例关于半导体处理的领域，更具体关于切割半导体晶圆的方法，每一晶圆上具有多个集成电路。
[0004]2)先前技术描述
[0005]在半导体晶圆处理中，在由硅或其他半导体材料组成的晶圆(亦称为基板)上形成集成电路。大体而言，利用半导电的、导电的或者绝缘的各种材料层来形成集成电路。使用各种熟知的工艺掺杂、沉积且蚀刻这些材料，以形成集成电路。每一晶圆经处理以形成大量个别区域，所述个别区域含有称为晶片(dice)的集成电路。
[0006]在集成电路形成工艺之后，晶圆经“切割”，以将各个管芯(die)与彼此分隔，以进行封装或以未封装的形式在较大的电路内使用。用于晶圆切割的两个主要技术为划线及锯切。在使用划线的情况下，将具有金刚石尖端的划线器沿着预先形成的刻线在整个晶圆表面上移动。这些刻线沿着晶片之间的空间延伸。此等空间通常称为“街道”。金刚石划线器沿着街道在晶圆表面中形成较浅的划痕。在(诸如)用辊施加压力之后，晶圆沿着刻线分离。晶圆中的断裂遵循晶圆基板的晶格结构。划线可用于厚度为约10密耳(千分之一英寸)或小于10密耳的晶圆。对于较厚的晶圆而言，锯切目前为用于切割的较佳方法。
[0007]在使用锯切的情况下，以每分钟较高转速旋转的具有金刚石尖端的锯子与晶圆表面接触且沿着街道锯切晶圆。将晶圆安装于诸如粘接性膜的支撑部件上，所述粘接性膜在膜框架间拉伸，且将锯子重复地施加于垂直街道与水平街道两者。划线或者锯切存在的一个问题在于碎片及半圆凿可沿着晶片的切断的边缘形成。此外，裂缝可形成且从晶片的边缘传播至基板中且使得集成电路不工作。碎片及裂缝尤其为划线存在的问题，因为正方形管芯或矩形管芯的仅一侧可沿晶体结构的〈110〉方向划线。因此，管芯的另一侧裂开产生锯齿状的分隔线。由于碎片及裂缝，所以在晶圆上的晶片之间需要额外间隔，以防止损坏集成电路，例如，将碎片及裂缝维持在距实际的集成电路某一距离处。作为间隔要求的结果，标准尺寸的晶圆上形成不了那么多的晶片，且浪费了原本可用于电路系统的晶圆面积(real estate)。使用锯子加剧半导体晶圆上面积的浪费。锯子的刀片为约15微米厚。因而，为保证围绕锯子进行的切割的裂缝及其他损坏不损害集成电路，晶片中的每一晶片的电路系统通常必须分隔三百微米至五百微米。此外，在切割之后，每一管芯需要实质的清洁，以移除由锯切工艺产生的颗粒及其他污染物。
[0008]亦已使用等离子体切割，但等离子体切割亦可能具有限制。举例而言，妨碍等离子体切割的实施的一个限制可能为成本。用于图案化抗蚀剂的标准光刻操作可能使得实施成本过高。可能妨碍等离子体切割的实施的另一限制为在沿着街道切割时通常遭遇的金属(例如，铜)的等离子体处理可产生生产问题或产量限制。
【发明内容】
[0009]本发明的实施例包括切割半导体晶圆的方法，每一晶圆上具有多个集成电路。[0010]在实施例中，一种切割具有多个集成电路的半导体晶圆的方法包括以下步骤:在半导体晶圆上方形成掩模，所述掩模由覆盖及保护集成电路的层组成。半导体晶圆由基板载具支撑。随后用激光划线工艺图案化掩模，以提供具有间隙的图案化掩模，从而曝露半导体晶圆在集成电路之间的区域。随后在由基板载具支撑时穿过图案化掩模中的间隙蚀刻半导体晶圆，以切割集成电路。
[0011]在实施例中，一种蚀刻反应器包括:腔室；感应耦合等离子体(ICP)源，所述ICP源定位于腔室上方；以及终端受动器，所述终端受动器用于将基板载具移动进出腔室。
[0012]在实施例中，一种用于切割包括多个集成电路的半导体晶圆的系统包括:工厂界面(factory interface);以及激光划线设备,所述激光划线设备与工厂界面稱接且容纳激光器。系统亦包括等离子体蚀刻反应器，所述等离子体蚀刻反应器与工厂界面耦接。等离子体蚀刻反应器包括腔室及终端受动器，所述终端受动器用于将基板载具移动进出腔室。
[0013]附图简述
[0014]图1图不根据本发明的实施例的待切割的半导体晶圆的俯视图。
[0015]图2图示根据本发明的实施例的待切割的半导体晶圆的俯视图，所述待切割的半导体晶圆上形成有切割掩模。
[0016]图3为表示根据本发明的实施例的切割包括多个集成电路的半导体晶圆的方法中的操作的流程图。
[0017]图4A图示根据本发明的实施例在执行切割半导体晶圆的方法期间对应于图3的流程图的操作302的包括多个集成电路的半导体晶圆的横截面图。
[0018]图4B图示根据本发明的实施例在执行切割半导体晶圆的方法期间对应于图3的流程图的操作304的包括多个集成电路的半导体晶圆的横截面图。
[0019]图4C图示根据本发明的实施例在执行切割半导体晶圆的方法期间对应于图3的流程图的操作308的包括多个集成电路的半导体晶圆的横截面图。
[0020]图5图示根据本发明的实施例在飞秒范围相对较长脉冲时间内使用激光脉冲的效应。
[0021]图6图示根据本发明的实施例藉由使用相对于常规切割更窄的街道来实现的半导体晶圆上的压实，所述常规切割可受限于最小宽度。
[0022]图7图示根据本发明的实施例的形式自由的集成电路布置，所述形式自由的集成电路布置相对于栅格对准方法允许更密集的封装，因此每晶圆具有更多管芯。
[0023]图8图示根据本发明的实施例的用于激光及等离子体切割晶圆或基板的工具布局的框图。
[0024]图9图示根据本发明的实施例的适合于在切割工艺期间支撑薄的晶圆的基板载具的平面图。
[0025]图1OA及图1OB分别图示根据本发明的实施例的用于处理由基板载具支撑的薄的晶圆或基板的终端受动器的平面图及侧视图。
[0026]图1OC及图1OD分别图示根据本发明的实施例的支撑基板载具(右侧)的终端受动器(左侧)的平面图及侧视图。
[0027]图1lA及图1lB分别图示根据本发明的实施例的用于处理由基板载具支撑的薄的晶圆或基板的捕获环的平面图及侧视图。[0028]图1lC及图1lD分别图示根据本发明的实施例的容纳支撑基板载具的终端受动器的捕获环的平面图及侧视图。
[0029]图1lE图示根据本发明的实施例的蚀刻腔室内部的终端受动器与捕获环之间的切换的移动顺序。
[0030]图12A及图12B分别图示根据本发明的实施例的可与基板载具相容地一起使用的蚀刻阴极的平面图及侧视图。
[0031]图12C及图12D分别图示根据本发明的实施例的经装配蚀刻阴极、盖环及捕获环的平面图及侧视图。
[0032]图12E图示根据本发明的实施例的经装配蚀刻阴极、盖环、捕获环及基板载具(仅框架)的平面图。
[0033]图13A及图13B分别图示根据本发明的实施例的用于保护支撑薄的晶圆或基板的基板载具的保护板的平面图及侧视图。
[0034]图13C及图13D分别图示根据本发明的实施例的经装配蚀刻阴极、盖环、捕获环、基板载具及保护板的平面图及侧视图。
[0035]图14图示根据本发明的实施例的蚀刻反应器的横截面图。
[0036]图15图示根据本发明的实施例的示例性计算机系统的框图。
【具体实施方式】
[0037]本文描述了切割半导体晶圆的方法，每一晶圆上具有多个集成电路。在以下描述中，阐述了众多具体细节，诸如用于薄的晶圆的基板载具、划线及等离子体蚀刻条件及材料规范，以提供本发明的实施例的彻底理解。本领域普通技术人员将显而易见可在不具有这些具体细节的情况下实践本发明的实施例。在其他情况下，未详细描述诸如集成电路制造的熟知方面，以免不必要地使本发明的实施例难以理解。此外，应理解诸图中图示的各种实施例为说明性的表示且未必按比例绘制。
[0038]涉及初始激光划线及后续等离子体蚀刻的混合晶圆或基板切割工艺可经实施用于管芯切割。激光划线工艺可用以清洁地移除掩模层、有机及无机介电层及元件层。激光蚀刻工艺随后可在晶圆或基板曝露或部分蚀刻之后终止。随后可采用切割工艺的等离子体蚀刻部分来蚀刻穿过晶圆或基板块(诸如，穿过块(bulk)单结晶硅)，以产生管芯或芯片切害I]。晶圆或基板可为薄的(例如，厚度为约100微米或小于100微米)晶圆或基板，且晶圆或基板可在切割工艺期间由基板载具支撑。
[0039]根据本发明的实施例，本文描述的为在切割工艺中的等离子体蚀刻期间移送、支撑及保护基板载具的设备及方法，所述基板载具由薄的晶圆带及带框组成。举例而言，设备可用以支撑及保护膜及膜框架免受蚀刻气体影响，所述膜及所述膜框架用以固持薄的硅晶圆。与集成电路(IC)封装有关的制造工艺可能需要使减薄硅晶圆被支撑且被安装于诸如管芯附接膜之类的膜上。在一个实施例中，管芯附接膜亦由基板载具支撑且用以将薄的硅晶圆粘接至基板载具。
[0040]常规的晶圆切割方法包括基于完全机械分离的金刚石锯切割、初始激光划线及后续金刚石锯切割，或纳秒或皮秒激光切割。对于薄的晶圆或基板切割(诸如，50微米厚的块硅切割)而言，常规方法仅产生不良的工艺质量。当切割来自薄的晶圆或基板的管芯时可能面临的挑战中的一些挑战可包括不同层之间的微裂缝形成或分层、无机介电层的碎片、保持严格的锯口宽度控制或精确的烧蚀深度控制。本发明的实施例包括可用于克服以上挑战中的一个或更多个挑战的混合激光划线与等离子体蚀刻管芯切割方法。
[0041]根据本发明的实施例，激光划线及等离子体蚀刻的组合用以将半导体晶圆切割成个别化或经切割集成电路。在一个实施例中，基于飞秒的激光划线用作基本上的(若非全部地)非热工艺。举例而言，基于飞秒的激光划线可经局部化而无热损坏区域或具有可以忽略的热损坏区域。在实施例中，本文的方法用以切割具有超低介电常数膜的集成电路。在使用常规切割的情况下，可能需要将锯子减速，以适应这样的低介电常数膜。此外，半导体晶圆现通常在切割之前减薄。因而，在实施例中，掩模图案化及使用基于飞秒的激光的部分晶圆划线、后面接着等离子体蚀刻工艺的组合现为实用的。在一个实施例中，用激光直接书写可消除对于光抗蚀剂层的光刻图案化操作的需要且可用极少的成本来实施。在一个实施例中，穿过通孔型的硅蚀刻用以在等离子体蚀刻环境中完成切割工艺。
[0042]因此，在本发明的方面中，激光划线及等离子体蚀刻的组合可用以将半导体晶圆切割成经切割集成电路。图1图示根据本发明的实施例的待切割的半导体晶圆的俯视图。图2图示根据本发明的实施例的待切割的半导体晶圆的俯视图，所述待切割的半导体晶圆上形成有切割掩模。
[0043]参阅图1，半导体晶圆100具有多个区域102，所述多个区域102包括集成电路。区域102由垂直的街道104及水平的街道106分隔。街道104及街道106为半导体晶圆的不含有集成电路的区域且设计为切割晶圆的位置。本发明的一些实施例涉及使用组合激光划线与等离子体蚀刻技术，以沿着街道穿过半导体晶圆切割沟槽，以使得晶片被分隔成各个芯片或管芯。由于激光划线与等离子体蚀刻工艺两者皆为与晶体结构定向无关的，故待切割的半导体晶圆的晶体结构可对于实现穿过晶圆的垂直沟槽不重要。
[0044]参阅图2，半导体晶圆100具有沉积于所述半导体晶圆100上的掩模200。在一个实施例中，以常规方式沉积掩模，以实现约4-10微米厚的层。用激光划线工艺图案化掩模200及半导体晶圆100的部分，以沿着街道104及街道106界定将切割半导体晶圆100的位置(例如，间隙202及间隙204)。半导体晶圆100的集成电路区域由掩模200覆盖及保护。掩模200的区域206定位成使得在后续蚀刻工艺期间，集成电路未因为蚀刻工艺而降解。水平间隙204及垂直间隙202在区域206之间形成，以界定将在蚀刻工艺期间被蚀刻的区域，以最终切割半导体晶圆100。
[0045]图3为表示根据本发明的实施例，切割包括多个集成电路的半导体晶圆的方法中的操作的流程图300。图4A至图4C图示根据本发明的实施例在执行切割半导体晶圆的方法期间对应于流程图300的操作的包括多个集成电路的半导体晶圆的横截面图。
[0046]参阅流程图300的操作302及相应的图4A，掩模402形成于半导体晶圆或基板404上方。掩模402由层组成，所述层覆盖及保护形成于半导体晶圆404的表面上的集成电路406。掩模402亦覆盖形成于集成电路406中的每一集成电路406之间的介入街道407。半导体晶圆或基板404由基板载具414支撑。
[0047]在实施例中，基板载具414包括由带环围绕的背衬带层，所述背衬带层的部分在图4A中图不为414。在一个此种实施例中，半导体晶圆或基板404设置于管芯附接膜416上，所述管芯附接膜416设置于基板载具414上，如图4A中所示。[0048]根据本发明的实施例，形成掩模402的步骤包括以下步骤:形成层，所述层诸如(但不限于)光抗蚀剂层或I线图案化层。举例而言，诸如光抗蚀剂层的聚合物层可由原本适用于光刻工艺的材料组成。在一个实施例中，光抗蚀剂层由正光抗蚀剂材料组成，所述正光抗蚀剂材料诸如(但不限于)248纳米(nm)抗蚀剂、193nm抗蚀剂、157nm抗蚀剂、极端紫外线(EUV)抗蚀剂或具有邻迭氮萘醌(diazonaphthoquinine)敏化剂的酹醒树脂基质。在另一实施例中，光抗蚀剂层由负光抗蚀剂材料组成，所述负光抗蚀剂材料诸如(但不限于)聚顺式异戊二烯及聚乙烯肉桂酸酯。
[0049]在实施例中，半导体晶圆或基板404由适合耐受制造工艺的材料组成，可将半导体处理层适合地设置于所述材料上。举例而言，在一个实施例中，半导体晶圆或基板404由基于IV族的材料组成，所述基于IV族的材料诸如(但不限于)结晶硅、锗或硅/锗。在特定实施例中，提供半导体晶圆404的步骤包括以下步骤:提供单晶硅基板。在特定实施例中，单晶硅基板掺杂有杂质原子。在另一实施例中半导体晶圆或基板404由II1-V族材料组成，所述II1-V族材料诸如用于发光二极体(LED)的制造的II1-V族材料基板。
[0050]在实施例中，半导体晶圆或基板404的厚度为约100微米或小于100微米。举例而言，在一个实施例中，块单结晶硅基板在被添加至管芯附接膜416之前从背侧减薄。减薄可藉由背侧研磨工艺执行。在一个实施例中，块单结晶硅基板减薄至厚度为处于约50-100微米范围内。重要的是注意到，在实施例中，在激光烧蚀与等离子体蚀刻切割工艺之前执行减薄。在实施例中，管芯附接膜416 (或能够将减薄或薄的晶圆或基板接合至基板载具414的任何适合替代物)的厚度为约20微米。
[0051]在实施例中，半导体晶圆或基板404具有设置于所述半导体晶圆或基板404上或所述半导体晶圆或基板404中的半导体器件的阵列，作为集成电路406的部分。此等半导体器件的实例包括(但不限于)在硅基板中制造且在介电层中包住的存储器器件或互补金属氧化物半导体(CMOS)晶体管。多个金属互连可形成于器件或晶体管上方及周围介电层中，且多个金属互连可用以电气耦接所述器件或晶体管，以形成集成电路406。组成街道407的材料可与用以形成集成电路406的那些材料类似或相同。举例而言，街道407可由介电材料层、半导体材料层及金属化层组成。在一个实施例中，街道407中的一个或更多个街道407包括类似于集成电路406的实际元件的测试元件。
[0052]参阅流程图300的操作304及相应的图4B，用激光划线工艺图案化掩模402，以提供具有间隙410的图案化掩模408，从而曝露半导体晶圆或基板404在集成电路406之间的区域。在一个此种实施例中，激光划线工艺为基于飞秒的激光划线工艺。因而，激光划线工艺用以移除最初形成于集成电路406之间的街道407的材料。根据本发明的实施例，用激光划线工艺图案化掩模402的步骤包括以下步骤:使沟槽412部分地形成到半导体晶圆404在集成电路406之间的区域之中，如图4B中所示。
[0053]在实施例中，用激光划线工艺图案化掩模406的步骤包括以下步骤:使用具有处于飞秒范围内的脉冲宽度的激光。具体而言，具有可见光谱加上紫外线(UV)及红外线(IR)范围(统称为宽频光谱)的波长的激光器可用以提供基于飞秒的激光，亦即具有量级为飞秒(10_15秒)的脉冲宽度的激光。在一个实施例中，烧蚀不与波长相关或基本上不是波长相关，因此适合于诸如掩模402的膜的复合膜、街道407及可能地半导体晶圆或基板404的部分。
[0054]图5图示根据本发明的实施例使用飞秒范围内的激光脉冲相对于较长频率的效果。参阅图5，藉由使用具有处于飞秒范围内的脉冲宽度(例如，在飞秒处理通孔500C的情况下为最小损坏至无损坏502C)，相对于较长脉冲宽度的激光(例如，在皮秒处理通孔500B的情况下的损坏502B及在纳秒处理通孔500A的情况下的显著损坏502A)减轻或消除了热损坏问题。在形成通孔500C期间消除或减轻损坏可归因于缺乏低能量的重新耦合(如基于皮秒的激光烧蚀所示)或热平衡(如基于纳秒的激光烧蚀所示)，如图5中所示。
[0055]诸如脉冲宽度的激光参数选择可对于开发成功的激光划线及切割工艺十分关键，所述成功的激光划线及切割工艺最小化碎片、微裂缝及分层，以实现清洁的激光划线切口。激光划线切口愈清洁，可愈平稳地执行蚀刻工艺，以进行最终管芯切割。在半导体器件晶圆中，不同材料类型(例如，导体、绝缘体、半导体)及厚度的许多功能层通常设置于所述半导体器件晶圆上。此等材料可包括(但不限于)诸如聚合物的有机材料、金属或诸如二氧化硅及氮化硅之类的无机介电质。
[0056]相比之下，若在涉及(例如)无机介电质、有机介电质、半导体或金属中的两者或两者以上的堆迭结构中选择非最佳的激光参数，则激光烧蚀工艺可产生分层问题。举例而言，激光穿透高能带隙能量介电质(诸如，具有约9eV能带隙的二氧化硅)而无可量测的吸收。然而，激光能量可在下层金属层或硅层中被吸收，从而造成金属层或硅层显著汽化。汽化可产生高压使覆盖的二氧化硅介电层升离(lift-off)且潜在地引起严重的层间分层及微裂缝。在实施例中，尽管基于皮秒的激光辐照工艺在复合堆迭中产生微裂缝及分层，但基于飞秒的激光辐照工艺已表明不会产生相同材料堆迭的微裂缝或分层。
[0057]为了能够直接烧蚀介电层，可需要发生介电材料的离子化，以使得所述介电材料藉由强烈地吸收光子而表现为类似于导电材料。所述吸收可在最终烧蚀介电层之前阻挡大部分激光能量穿透下层硅层或金属层。在实施例中，无机介电质的离子化在激光强度高到足以在无机介电材料中弓I发光子离子化及冲击离子化时是可行的。
[0058]根据本发明的实施例，适合的基于飞秒的激光工艺的特征在于通常在各种材料中产生非线性相互作用的高峰值强度(辐照度)。在一个此种实施例中，飞秒激光源具有约处于10飞秒至500飞秒范围内的脉冲宽度，但脉冲宽度较佳地处于100飞秒至400飞秒范围内。在一个实施例中，飞秒激光源具有约处于1570纳米至200纳米范围内的波长，但波长较佳地处于540纳米至250纳米范围内。在一个实施例中，激光器及相应光学系统在工作表面处提供约处于3微米至15微米范围内的焦斑，但焦斑较佳地约处于5微米至10微米范围内。
[0059]工作表面处的空间束分布(profile)可为单一模式(高斯型)或具有成形的顶帽分布。在实施例中,激光源具有约处于200kHz至IOMHz范围内的脉冲重复率，但脉冲重复率较佳地约处于500kHz至5MHz范围内。在实施例中，激光源在工作表面处输送约处于0.5 μ J至100 μ J范围内的脉冲能量，但脉冲能量较佳地约处于IuJ至5yJ范围内。在实施例中，激光划线工艺沿着工件表面以约处于500mm/秒至5m/秒范围内的速度执行，但速度较佳地约处于600mm/秒至2m/秒范围内。
[0060]划线工艺可仅执行单次或执行多次，但在实施例中，较佳地为执行1-2次。在一个实施例中，工件中的划线深度约处于5微米至50微米深的范围内，划线深度较佳地约处于10微米至20微米深的范围内。可以给定脉冲重复率在一系列单一脉冲中或者一系列脉冲串中应用激光。在实施例中，所产生的激光束的锯口宽度约处于在元件/硅界面处量测的2微米至15微米范围内，但在硅晶圆划线/切割时锯口宽度较佳地约处于6微米至10微米范围内。
[0061]可选择具有益处及优点的激光参数，所述益处及优点诸如提供足够高的激光强度，以实现无机介电质(例如，二氧化硅)的离子化且足以最小化在直接烧蚀无机介电质之前由下层损坏所引起的分层及碎片。另外，可选择参数为工业应用提供有意义的工艺产量，同时具有精确受控的烧蚀宽度(例如，锯口宽度)及深度。如以上所述，与基于皮秒的激光烧蚀工艺及基于纳秒的激光烧蚀工艺相比较，基于飞秒的激光更适合于提供此等优点。然而，甚至在基于飞秒的激光烧蚀的光谱中，某些波长可比其他波长提供更佳的性能。举例而言，在一个实施例中，具有较接近或处于UV范围内波长的基于飞秒的激光工艺比具有较接近或处于IR范围内波长的基于飞秒的激光工艺提供更清洁的烧蚀工艺。在特定的此种实施例中，适合于半导体晶圆或基板划线的基于飞秒的激光工艺基于具有约小于或等于540纳米的波长的激光。在特定的此种实施例中，使用具有约小于或等于540纳米的波长的激光的约小于或等于400飞秒的脉冲。然而，在替代性实施例中，使用双重激光波长(例如，IR激光及UV激光的组合)。
[0062]参阅流程图300的任选的操作306，根据本发明的实施例，用保护板覆盖基板载具的部分。下文结合图13A至图13D更详细地描述此保护板。在一个实施例中，下文亦结合图13A至图13D更详细地描述保护板使半导体晶圆或基板404的至少一部分曝露。在特定实施例中，在激光划线工艺后但在等离子体蚀刻工艺之前实施保护板，如流程图300中所示。然而，在另一特定实施例中，在激光划线工艺与等离子体蚀刻工艺两者之前实施保护板。
[0063]参阅流程图300的操作308及相应的图4C，穿过图案化掩模408中的间隙410蚀刻半导体晶圆或基板404，以切割集成电路406。根据本发明的实施例，蚀刻半导体晶圆404的步骤包括以下步骤:蚀刻用激光划线工艺形成的沟槽412，以最终蚀刻完全穿过半导体晶圆或基板404,如图4C中所不。
[0064]在实施例中，蚀刻半导体晶圆或基板404的步骤包括以下步骤:使用等离子体蚀刻工艺。在一个实施例中，使用穿过硅通孔型的蚀刻工艺。举例而言，在特定实施例中，半导体晶圆或基板404的材料的蚀刻速率大于每分钟25微米。超高密度等离子体源可用于管芯切割工艺的等离子体蚀刻部分。适合执行此等离子体蚀刻工艺的处理腔室的实例为可购自 Applied Materials (Sunnyvale, CA, USA)的 Applied Centura ⑧ Silvia? 蚀刻系统。Applied Centura? Silvia?蚀刻系统组合电容性RFf禹合与感应性RFf禹合,此举给出比仅用电容性耦合可能的情况对离子密度及离子能量更加独立的控制，甚至具有由磁性增强提供的改良。所述组合实现离子密度从离子能量有效地去耦，以便实现相对较高密度的等离子体，甚至在很低压力下亦不具有高的、具有潜在损坏性的DC偏压电平。如此产生了特别宽的工艺窗口。然而，可使用能够蚀刻硅的任何等离子体蚀刻腔室。在示例性实施例中，深的硅蚀刻用来以比常规硅蚀刻速率高约40%的蚀刻速率来蚀刻单结晶硅基板或晶圆404，同时维持基本上精确的分布控制及几乎不含小渗穴的侧壁。在特定实施例中，使用穿过硅通孔型的蚀刻工艺。所述蚀刻工艺基于从反应性气体产生的等离子体，所述反应性气体通常为氟基气体，诸如，SF6, C4F8, CHF3、XeF2或能够以相对迅速的蚀刻速率蚀刻硅的任何其他反应气体。
[0065]在实施例中，切割可进一步包括管芯附接膜416的图案化。在一个实施例中，藉由诸如(但不限于)激光烧蚀、干式蚀刻或湿式蚀刻的技术来图案化管芯附接膜416。在实施例中，在切割工艺的激光划线与等离子体蚀刻部分之后依顺序图案化管芯附接膜416，以提供管芯附接膜部分418，如图4C中所示。在实施例中，在切割工艺的激光划线与等离子体蚀刻部分之后移除图案化掩模408，亦如图4C中所示。可在图案化管芯附接膜416之前、期间或之后移除图案化掩模408。在实施例中，在半导体晶圆或基板404由基板载具414支撑时蚀刻半导体晶圆或基板404。在实施例中，亦在管芯附接膜416设置于基板载具414上时图案化管芯附接膜416。
[0066]因此，再次参阅流程图100及图2A至图2C，晶圆切割可藉由初始激光烧蚀穿过掩模、穿过晶圆街道(包括金属化)且部分地烧蚀进入硅基板中来预成形。可在飞秒范围内选择激光脉冲宽度。随后可藉由后续穿过硅深处的等离子体蚀刻来完成管芯切割。此外，执行管芯附接膜的经曝露部分的移除，以提供经切割集成电路，每个所述经切割集成电路上具有管芯附接膜的部分。随后可从基板载具414移除包括管芯附接膜部分的各个集成电路，如图4C中所示。在实施例中，从基板载具414移除经切割集成电路，以进行封装。在一个此种实施例中，图案化管芯附接膜418保留在每一集成电路的背侧上且被包括在最终封装中。然而，在另一实施例中，在切割工艺期间或在切割工艺之后移除图案化管芯附接膜414。
[0067]再次参阅图4A至图4C，多个集成电路406可藉由街道407分隔，所述街道407的宽度为约10微米或小于10微米。至少部分地归因于激光的严格的分布控制，使用激光划线方法(诸如，基于飞秒的激光划线方法)可在集成电路的布局中实现此压实。举例而言，图6图示根据本发明的实施例藉由使用相对于常规切割更窄的街道来实现的半导体晶圆或基板上的压实，所述常规切割受限于最小宽度。
[0068]参阅图6，藉由使用相对于常规切割更窄的街道(例如，在布局602中宽度为约10微米或小于10微米)来实现半导体晶圆上的压实，所述常规切割可限于最小宽度(例如，在布局600中宽度为约70微米或大于70微米)。然而，应理解，即使藉由基于飞秒的激光划线工艺可实现，亦不可能始终希望将街道宽度减小至小于10微米。举例而言，一些应用可能需要街道宽度为至少40微米，以在分隔集成电路的街道中制造虚拟元件或测试元件。
[0069]再次参阅图4A至图4C，多个集成电路406可以不受限制的布局布置于半导体晶圆或基板404上。举例而言，图7图示形式自由的集成电路布置，所述形式自由的集成电路布置允许更密集的封装。根据本发明的实施例，更密集的封装相对于栅格对准方法可提供每晶圆更多的管芯。参阅图7，形式自由的布局(例如，半导体晶圆或基板702上的不受限制的布局)允许更密集的封装，因此相对于栅格对准方法(例如，半导体晶圆或基板700上的受限制布局)每晶圆具有更多管芯。在实施例中，激光烧蚀与等离子体蚀刻切割工艺的速度与管芯尺寸、布局或街道的数目无关。
[0070]单一工艺工具可经配置以执行混合激光烧蚀与等离子体蚀刻切割工艺中的操作中的许多操作或所有操作。举例而言，图8图示根据本发明的实施例，用于激光及等离子体切割晶圆或基板的工具布局的框图。
[0071]参阅图8，工艺工具800包括工厂界面802 (FI)，所述工厂界面802具有与所述工厂界面802耦接的多个装卸机构(load lock) 804。群集工具806与工厂界面802耦接。群集工具806包括一个或更多个等离子体蚀刻腔室，诸如等离子体蚀刻腔室808。激光划线设备810亦耦接至工厂界面802。在一个实施例中，工艺工具800的整体占据面积可为约3500毫米(3.5米)乘约3800毫米(3.8米)，如图8中所示。
[0072]在实施例中，激光划线设备810容纳基于飞秒的激光。基于飞秒的激光可适合于执行混合激光与蚀刻切割工艺的激光烧蚀部分，诸如上文所述的激光烧蚀工艺。在一个实施例中，可移动平台亦被包括在激光划线设备800中，所述可移动平台经配置用于将晶圆或基板(或所述晶圆或基板的载具)相对于基于飞秒的激光移动。在特定实施例中，基于飞秒的激光亦可移动。在一个实施例中，激光划线设备810的整体占据面积可为约2240毫米乘约1270毫米，如图8中所示。
[0073]在实施例中，一个或更多个等离子体蚀刻腔室808经配置用于穿过图案化掩模中的间隙蚀刻晶圆或基板，以切割多个集成电路。在一个此种实施例中，一个或更多个等离子体蚀刻腔室808经配置以执行深的硅蚀刻工艺。在特定实施例中，一个或更多个等离子体蚀刻腔室 808 为可购自 Applied Materials (Sunnyvale, CA, USA)的 Applied Centur l RSilvia?蚀刻系统。蚀刻腔室可特定设计为用于深的硅蚀刻，所述深的硅蚀刻用以产生容纳于单结晶硅基板或晶圆上或单结晶硅基板或晶圆中的经切割集成电路。在实施例中，高密度等离子体源包括在等离子体蚀刻腔室808中，以促进高的硅蚀刻速率。在实施例中，多于一个蚀刻腔室被包括在工艺工具800的群集工具806部分中，以实现切割工艺的高制造产量。
[0074]工厂界面802可为介接于具有激光划线设备810的外部制造设施与群集工具806之间的适合大气端口。工厂界面802可包括具有手臂或叶片的机器人，以将晶圆(或所述晶圆的载具)从储存单元(诸如，前开式晶圆盒(front opening unified pod))移送至群集工具806或者激光划线设备810中或上述两者中。
[0075]群集工具806可包括适合于执行切割方法中的功能的其他腔室。举例而言，在一个实施例中，包括沉积腔室812，以代替额外蚀刻腔室。沉积腔室812可经配置用于在激光划线晶圆或基板之前在晶圆或基板的器件层上或上方的掩模沉积。在一个此种实施例中，沉积腔室812适合于沉积光抗蚀剂层。在另一实施例中，包括湿/干站814，以代替额外蚀刻腔室。湿/干站可适合于在基板或晶圆的激光划线与等离子体蚀刻切割工艺之后清洁残留物及碎屑或移除掩模。在实施例中，计量站亦被包括作为工艺工具800的组件。
[0076]在本发明的方面中，薄的基板(例如，厚度为约100微米或小于100微米)容纳于混合激光烧蚀与等离子体蚀刻切割工艺中。在一个此种实施例中，薄的基板被支撑于基板载具上。举例而言，图9图示根据本发明的实施例的适合于在切割工艺期间支撑薄的晶圆的基板载具的平面图。
[0077]参阅图9，基板载具900包括由带环904围绕的背衬带层902。诸如薄的晶圆或基板的晶圆或基板906由基板载具900的背衬带902支撑。在一个实施例中，晶圆或基板906藉由管芯附接膜附接至背衬带902。在一个实施例中，带环904由不锈钢组成。
[0078]在实施例中，切割工艺可容纳于系统中，所述系统经尺寸调整以接收诸如基板载具900的基板载具。在一个此种实施例中，诸如系统800的系统可容纳薄的晶圆框架，而不影响系统占据面积，所述系统占据面积经尺寸调整以容纳未由基板载具支撑的基板或晶圆。在一个实施例中，系统800经尺寸调整以容纳直径为300毫米的晶圆或基板。相同系统可容纳约380毫米宽度乘380毫米长度的晶圆载具，如图9中所示。
[0079]在本发明的方面中，在切割工艺期间基板载具容纳于蚀刻腔室中。在实施例中，包括基板载具上的薄的晶圆或基板的总成经受等离子体蚀刻反应器而不影响(例如，蚀刻)膜框架(例如，带环904)及膜(例如，背衬带902)。此外，本发明的方面解决在蚀刻工艺期间移送及支撑由组合膜与膜框架(基板载具)支撑的晶圆或基板的问题。本发明的实施例可包括使用机器人终端受动器、捕获环或保护板，下文描述所述机器人终端受动器、所述捕获环或所述保护板的实例。
[0080]终端受动器可用以在切割工艺的蚀刻部分期间容纳基板载具。举例而言，图1OA及图1OB分别图示根据本发明的实施例的用于处理由基板载具支撑的薄的晶圆或基板的终端受动器的平面图及侧视图。
[0081]参阅图1OA及图10B，用于处理基板载具的终端受动器1000 (例如，机器人叶片)包括用于X-Y方向支撑的支撑边缘1002、用于X方向的支撑的支撑边缘1004及用于Z方向的支撑的支撑表面1006。亦包括校准环或准心环1008。图1OC及图1OD分别图示根据本发明的实施例的支撑基板载具(右侧)的终端受动器(左侧)的平面图及侧视图。
[0082]参阅图1OC及图10D，图示支撑诸如上文所述的基板载具900的基板载具的终端受动器1000。在实施例中，机器人终端受动器1000在低气压(真空)下移送进出蚀刻反应器期间支撑膜框架总成(例如，基板载具900)。终端受动器1000包括沿X-Y-Z轴在重力的辅助下支撑基板载具的特征结构。终端受动器1000亦包括将终端受动器相对于处理工具的圆形特征结构(例如，蚀刻阴极中心或圆形硅晶圆的中心)校准及居中的特征结构。
[0083]捕获环可用以在切割工艺的蚀刻部分期间容纳基板载具。举例而言，图1lA及图1lB分别图示根据本发明的实施例的用于处理由基板载具支撑的薄的晶圆或基板的捕获环的平面图及侧视图。
[0084]参阅图1lA及图11B，捕获环1100包括用于支撑基板载具的接收区域1102。框架1104围绕接收区域1102。框架可包括适合于移送工艺的特征结构，诸如销接收特征结构1106 (例如，与孔相对的部分槽)及槽1108。捕获环可经尺寸调整以将基板载具从机器人终端受动器移送至等离子体反应器。举例而言，图1lC及图1lD分别图示根据本发明的实施例的容纳支撑基板载具的终端受动器的捕获环的平面图及侧视图。参阅图1lC及图11D，捕获环1100容纳终端受动器1000，所述终端受动器1000在槽1108中支撑基板载具900。
[0085]在实施例中，捕获环1100可在基板载具的外边缘上支撑膜框架或基板载具，且将基板载具移送离开机器人终端受动器且移送至蚀刻阴极上。因此，捕获环1100经成形以从背侧及外边缘处理膜框架或基板载具而不干扰机器人终端受动器。在一个实施例中，所述方法向被支撑的薄的晶圆或基板提供很少机械应力至无机械应力。作为实例，图1lE图示根据本发明的实施例的蚀刻腔室内部的终端受动器与捕获环之间的切换的移动顺序。
[0086]参阅图11E，位置I图示有负载的终端受动器1000，所述有负载的终端受动器1000支撑基板载具900且定位于空的捕获环1100上方。位置2图示空的终端受动器1000，所述空的终端受动器1000定位于现支撑基板载具900的负载的捕获环1100下方。因此在实施例中，将基板载具900从终端受动器1000移送至捕获环1100藉由将捕获环1100自终端受动器1000下方的位置(例如，位置I)移动至终端受动器1000上方的位置(例如，位置2)来执行。
[0087]蚀刻阴极可经尺寸调整以在切割工艺的蚀刻部分期间容纳基板载具。举例而言，图12A及图12B分别图示根据本发明的实施例的与基板载具一起使用的相容蚀刻阴极的平面图及侧视图。
[0088]参阅图12A及图12B，蚀刻阴极1200由单一主体组成，所述单一主体包括外部较薄环部分1202及内部较厚圆柱形部分1204。蚀刻阴极1200可包括适合于移送工艺的特征结构，诸如销接收特征结构1206(例如，与部分槽相对的孔)。在一个实施例中，蚀刻阴极1200受热控制。在一个实施例中，蚀刻阴极1200既导电又导热，且蚀刻阴极1200包括抗蚀刻介电涂层。
[0089]盖环可与蚀刻阴极1200耦接，以支撑捕获环且将捕获环与蚀刻阴极1200的外部较薄环部分1202间隔开。举例而言，图12C及图12D分别图示根据本发明的实施例的经组装的蚀刻阴极、盖环及捕获环的平面图及侧视图。参阅图12C及图12D，捕获环1100居中以部分地围绕蚀刻阴极1200的内部较厚圆柱形部分1204。盖环1210覆盖蚀刻阴极1200的外部较薄环部分1202且将捕获环1100与蚀刻阴极1200的外部较薄环部分1202间隔开。
[0090]图12E图示根据本发明的实施例的经组装的蚀刻阴极、盖环、捕获环及基板载具(仅框架)的平面图。参阅图12E，捕获环1100居中以部分地围绕蚀刻阴极1200的内部较厚圆柱形部分1204。盖环1210覆盖蚀刻阴极1200的外部较薄环部分1202且将捕获环1100与蚀刻阴极1200的外部较薄环部分1202间隔开。基板载具(为清晰起见，仅图示载具框架904)以蚀刻阴极1200的内部较厚圆柱形部分1204为中心。因此，在实施例中，蚀刻电极1200为适合在等离子体处理期间支撑基板载具的设备。在一个实施例中，基板载具由蚀刻电极的内部较厚圆柱形部分支撑。在一个实施例中，蚀刻电极经配置以允许与基板载具RF及热耦合，以实现等离子体蚀刻。然而，在实施例中，与图12E中所图示的总成一致，蚀刻电极仅接触基板载具的背衬带部分而不接触基板载具的框架。
[0091]保护板可用以在切割工艺的蚀刻部分期间保护基板载具的部分。举例而言，图13A及图13B分别图示根据本发明的实施例的用于保护支撑薄的晶圆或基板的基板载具的保护板的平面图及侧视图。
[0092]参阅图13A及图13B，保护板1300经成形以保护基板载具的部分或区域，诸如基板载具的框架部分。在一个实施例中，保护板1300为具有中心孔隙1304的环形圈1302。环形圈1302可包括适合于移送工艺的特征结构，诸如销接收特征结构1306 (例如，与孔相对的部分槽)。在一个实施例中，保护板1300用以在蚀刻工艺的持续时间覆盖基板载具的框架部分，同时曝露背衬带区域(例如，支撑晶圆或基板的区域)。在特定的此种实施例中，保护板覆盖基板载具的框架且亦在等离子体蚀刻期间覆盖基板载具的背衬带或膜直至薄的晶圆或基板的边缘，以防止蚀刻对基板载具未由所支撑晶圆或基板覆盖的经曝露部分造成侵蚀。
[0093]图13C及图13D分别图示根据本发明的实施例的经组装蚀刻阴极、盖环、捕获环、基板载具及保护板的平面图及侧视图。参阅图13C及图13D，捕获环1100居中以部分地围绕蚀刻阴极1200的内部较厚圆柱形部分1204。盖环1210覆盖蚀刻阴极1200的外部较薄环部分1202且将捕获环1100与蚀刻阴极1200的外部较薄环部分1202间隔开。支撑晶圆或基板1350的基板载具900以蚀刻阴极1200的内部较厚圆柱形部分1204为中心。因此，在实施例中，蚀刻电极1200为适合在等离子体处理期间支撑基板载具的设备。在一个实施例中，基板载具900由蚀刻电极1200的内部较厚圆柱形部分1204支撑。保护环1300覆盖基板载具900的至少一部分，同时曝露晶圆或基板1350以用于蚀刻工艺。[0094]包括保护板(诸如，保护环)的示例性实施例如下。保护板总成包括保护板、举升箍、耦接于举升箍与保护板的间的三个或三个以上支撑销。
[0095]举升箍径向朝外设置于支撑总成外部的处理容积中。举升箍沿大体上水平方向安装于机械轴(shaft)上。机械轴由致动器驱动，以将举升箍在处理容积中垂直地移动。三个或三个以上支撑销从举升箍向上延伸且将保护板定位于支撑总成上方。三个或三个以上支撑销可将保护板固定地附接至举升箍。保护板随着举升箍在处理容积中垂直地移动，以便保护板可定位于基板上方的所需距离处和/或外部基板处理装置(诸如，基板载具)可进入保护板与支撑总成之间的处理容积，以移送基板(例如，减薄半导体晶圆)。
[0096]三个或三个以上支撑销可经定位以允许移送基板在支撑销之间进出处理腔室。在一个实施例中，三个或三个以上支撑销中的每一支撑销定位于接近多个支撑腿中的一个支撑腿。
[0097]在一个实施例中，保护板为平坦板，所述平坦板的尺寸大于支撑总成的直径且略小于腔室壁的内部大小，以便保护板可阻挡处理容积中的处理气体或等离子体向下流动。在一个实施例中，腔室壁为圆柱形，且保护板可为圆盘，所述圆盘的外径略小于腔室壁的内径。在一个实施例中，保护板具有形成于中心区域附近的孔隙。保护板可定位成大体上平行于支撑总成的顶表面。可将孔隙与静电夹盘的凸出部分对准。孔隙可提供处理气体或活性物种的受限制路径，所述受限制路径将气体向下导向将基板定位的凸出部分，从而控制基板或(或许最重要的是)基板载具的等离子体曝露。
[0098]孔隙的形状可实质上类似于正在被处理的基板的形状。举例而言，孔隙的形状可为圆形、方形、矩形、三角形、椭圆形、扁圆形、六边形、八边形或正在被处理的基板上的处理区域的任何适合形状。在一个实施例中，孔隙略小于基板的顶表面，以向基板的边缘提供保护。在一个实施例中，保护板与凸出部分的顶表面之间的距离可经调整以实现基板的所需等离子体曝露。在另一实施例中，孔隙的尺寸可经调整以实现基板的所需等离子体曝露。
[0099]或者，距离及孔隙的尺寸可一起经调整以实现基板的所需等离子体曝露。当孔隙的尺寸略小于基板的尺寸时，基板的边缘可由保护板遮蔽免受自上方处理容积降下的处理气体中的任何物种的影响。同样地，当孔隙的尺寸基本上与基板的尺寸相同但小于支撑基板载具的尺寸时，基板载具可由保护板遮蔽免受自上方处理容积降下的处理气体中的任何物种的影响。另一方面，距离的变化亦可改变保护板影响基板的方式。
[0100]在一个实施例中，保护板可移动地定位于离子-自由基遮蔽物下方及支撑总成上方。保护板可具有多个通孔，以容纳正支撑离子-自由基遮蔽物的平板的多个支撑腿。
[0101]在处理期间，等离子体通常形成于处理容积中。等离子体中诸如自由基及离子的物种通过保护板的孔隙到达基板。保护板藉由以实体方式阻挡等离子体中的物种，来保护支撑基板载具免受等离子体中物种的撞击。保护板可由与处理化学物质相容的材料形成。在一个实施例中，保护板由石英或陶瓷形成，诸如，氧化铝、氧化钇(三氧化二钇)及K140 (可购自Kyocera的专有材料)等。在一个实施例中,保护板(及可能地本文所述的其他组件)由经涂覆金属组成，所述经涂覆金属诸如(但不限于)经阳极处理的铝或铝上经等离子体喷雾涂覆的氧化铝。在特定的此种实施例中，包含经涂覆金属可促进保护板(及/或本文所述的亦可由经涂覆金属制造的其他组件)的电气激励。
[0102]在本发明的方面中，蚀刻反应器经配置以适应由基板载具支撑的薄的晶圆或基板的蚀刻。举例而言，图14图示根据本发明的实施例的蚀刻反应器的横截面图。
[0103]参阅图14，蚀刻反应器1400包括腔室1402。包括用于将基板载具1406移送至腔室1402及从腔室1402移送的终端受动器1404。感应耦合等离子体(ICP)源1408位于腔室1402上方。腔室1402进一步装备有节流阀1410及涡轮分子泵1412。蚀刻反应器1400亦包括阴极总成1414 (例如，包括诸如蚀刻阴极1300的蚀刻阴极的总成)、捕获环致动器1416 (例如，用于诸如捕获环1100的捕获环)及保护板或保护环致动器1418 (例如，用于保护板1300)。
[0104]本发明的实施例可提供为计算机程序产品或软件，所述计算机程序产品或软件可包括机器可读取介质，所述机器可读取介质上储存有指令，所述指令可用以对计算机系统(或其他电子装置)编程，以执行根据本发明的实施例的工艺。在一个实施例中，计算机系统与结合图8描述的工艺工具800耦接或与结合图14描述的蚀刻腔室1400耦接。机器可读取介质包括用于储存或传输按照可由机器(例如，计算机)读取的形式的信息的任何机制。举例而言，机器可读取(例如，计算机可读取)介质包括机器(例如，计算机)可读取储存介质(例如，只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘储存介质、光学储存介质、快闪存储器装置等)、机器(例如，计算机)可读取传输介质(电气、光学、声学或其他形式的传播信号(例如，红外线信号、数字信号等))等。
[0105]图15图示按照计算机系统1500的示例性形式的机器的示意图，在所述计算机系统1500内可执行用于使机器执行本文所述的方法中的任何一个或更多方法的指令集。在替代性实施例中，机器可在局域网(LAN)、内部网、外部网或网际网中连接(例如，网络连接)至其他机器。机器可以服务器或用户端机器的身份在主从网路环境中操作或作为同级(peer)机器在同级间(或分散式的)网路环境中操作。机器可为个人计算机(PC)、平板PC、机上盒(STB)、个人数字助理(PDA)、行动电话、网路用具、服务器、网络路由器、交换器或桥接器，或能够执行指定将由所述机器采取的动作的指令集(顺序的或者相反)的任何机器。此外，尽管仅图示单一机器，但术语“机器”亦应视为包括机器(例如，计算机)的任何集合，所述机器的任何集合个别地或共同地执行指令集(或多个指令集)，以执行本文所述的方法中的任何一个或更多个方法。
[0106]示例性计算机系统1500包括处理器1502、主存储器1504 (例如，只读存储器(ROM)、快闪存储器、诸如同步DRAM (SDRAM)或Rambus DRAM (RDRAM)的动态随机存取存储器(DRAM)等)、静态存储器1506 (例如，快闪存储器、静态随机存取存储器(SRAM)等)及辅助存储器1518 (例如，数据储存装置)，上述各者经由总线1530与彼此通讯。
[0107]处理器1502代表一个或更多个通用处理装置，诸如，微处理器、中央处理单元等。更特定言之，处理器1502可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、极长指令字(VLIW)微处理器、实施其他指令集的处理器或实施指令集的组合的处理器。处理器1502亦可为一个或更多个专用处理装置，诸如，专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理器1502经配置以执行用于执行本文所述的操作的处理逻辑1526。
[0108]计算机系统1500可进一步包括网路接口装置1508。计算机系统1500亦可包括视频显示单元1510(例如，液晶显示器(LCD)、发光二极体显示器(LED)或阴极射线管(CRT))、字母数字输入装置1512 (例如，键盘)、光标控制装置1514 (例如，鼠标)及信号产生装置1516 (例如，扬声器)。
[0109]辅助存储器1518可包括机器可存取储存介质(或更具体而言计算机可读取储存介质)1531，实施本文所述的方法或功能中的任何一个或更多方法或功能的一个或更多个指令集(例如，软件1522)储存在所述机器可存取储存介质1531上。软件1522亦可在由计算机系统1500执行所述软件1522期间完全地或至少部分地常驻于主存储器1504内和/或处理器1502内，主存储器1504及处理器1502亦构成机器可读取储存介质。可进一步经由网络接口装置1508在网络1520上传输或接收软件1522。
[0110]尽管机器可存取储存介质1531在示例性实施例中图示为单一介质，但术语“机器可读取储存介质”应视为包括储存一个或更多个指令集的单一介质或多个介质(例如，集中式或分布式数据库和/或相关联的高速缓存及服务器)。术语“机器可读取储存介质”亦应视为包括能够储存或编码指令集的任何介质，所述指令集用于由机器执行且使机器执行本发明的方法中的任何一个或更多方法。术语“机器可读取储存介质”因此应视为包括(但不限于)固态存储器及光学介质与磁性介质。
[0111]根据本发明的实施例，机器可存取储存介质上储存有指令，所述指令使数据处理系统执行切割具有多个集成电路的半导体晶圆的方法。所述方法包括以下步骤:在半导体晶圆上方形成掩模，所述掩模由覆盖及保护集成电路的层组成。半导体晶圆由基板载具支撑。随后用激光划线工艺图案化掩模，以提供具有间隙的图案化掩模，从而曝露半导体晶圆在集成电路之间的区域。随后在由基板载具支撑时穿过图案化掩模中的间隙蚀刻半导体晶圆，以切割集成电路。
[0112]因此，已揭示切割半导体晶圆的方法，每一晶圆具有多个集成电路。根据本发明的实施例，方法包括以下步骤:在半导体晶圆上方形成掩模，所述掩模包括覆盖及保护集成电路的层，且所述半导体晶圆由基板载具支撑。所述方法亦包括以下步骤:用激光划线工艺图案化掩模，以提供具有间隙的图案化掩模，从而曝露半导体晶圆在集成电路之间的区域。所述方法亦包括以下步骤:在由基板载具支撑时穿过图案化掩模中的间隙蚀刻半导体晶圆，以切割集成电路。在一个实施例中，所述方法进一步包括以下步骤:在蚀刻之前，用保护板覆盖基板载具的部分，所述保护板使半导体晶圆的至少一部分曝露。在一个实施例中，半导体晶圆的厚度为约100微米或小于100微米。
【权利要求】
1.一种切割包括多个集成电路的半导体晶圆的方法，所述方法包括以下步骤: 在所述半导体晶圆上方形成掩模，所述掩模包括覆盖及保护所述集成电路的层，且所述半导体晶圆由基板载具支撑； 用激光划线工艺图案化所述掩模，以提供具有间隙的图案化掩模，从而曝露所述半导体晶圆在所述集成电路之间的区域；以及 在由所述基板载具支撑时穿过所述图案化掩模中的所述间隙蚀刻所述半导体晶圆，以切割所述集成电路。
2.如权利要求1所述的方法，其特征在于，所述方法进一步包括以下步骤: 在所述蚀刻步骤之前，用保护板覆盖所述基板载具的一部分，所述保护板使所述半导体晶圆的至少一部分曝露。
3.如权利要求2所述的方法，其特征在于，用所述保护板覆盖的步骤在所述蚀刻步骤之前但在所述激光划线工艺之后执行。
4.如权利要求2所述的方法，其特征在于，用所述保护板覆盖的步骤在所述激光划线工艺与所述蚀刻步骤两者之前执行。
5.如权利要求1所述的方法，其特征在于，所述基板载具包括由带环围绕的背衬带层。
6.如权利要求1所述的方法，其特征在于，所述半导体晶圆设置于管芯(die)附接膜上，所述管芯附接膜设置于所述基板载具上，所述方法进一步包括以下步骤: 在所述管芯附接膜设置于所述基板载具上时图案化所述管芯附接膜。
7.如权利要求1所述的方法，其特征在于，用所述激光划线工艺图案化所述掩模的步骤包括以下步骤:用基于飞秒的激光划线工艺图案化所述掩模。
8.如权利要求1所述的方法，其特征在于，所述半导体晶圆的厚度为约100微米或小于100微米。
9.一种蚀刻反应器，所述蚀刻反应器包括: 腔室； 感应耦合等离子体(ICP)源，所述ICP源定位于所述腔室上方；以及 终端受动器，所述终端受动器用于将基板载具移送进出所述腔室。
10.如权利要求9所述的蚀刻反应器，其特征在于，所述蚀刻反应器进一步包括: 保护板致动器，所述保护板致动器与所述腔室耦接； 阴极总成，所述阴极总成与所述腔室耦接；以及 捕获环致动器，所述捕获环致动器与所述腔室耦接。
11.如权利要求9所述的蚀刻反应器，其特征在于，所述蚀刻反应器进一步包括: 节流阀，所述节流阀与所述腔室耦接；以及 涡轮分子泵，所述涡轮分子泵与所述腔室耦接。
12.一种用于切割包括多个集成电路的半导体晶圆的系统，所述系统包括: 工厂界面(factory interface)； 激光划线设备，所述激光划线设备与所述工厂界面耦接且包括激光器；以及等离子体蚀刻反应器，所述等离子体蚀刻反应器与所述工厂界面耦接，所述等离子体蚀刻反应器包括腔室及终端受动器，所述终端受动器用于将基板载具移送进出所述腔室。
13.如权利要求12所述的系统， 其特征在于，所述等离子体蚀刻反应器进一步包括:保护板致动器，所述保护板致动器与所述腔室耦接； 阴极总成，所述阴极总成与所述腔室耦接；以及 捕获环致动器，所述捕获环致动器与所述腔室耦接。
14.如权利要求12所述的系统，其特征在于，所述等离子体蚀刻反应器进一步包括: 节流阀，所述节流阀与所述腔室耦接；以及 涡轮分子泵，所述涡轮分子泵与所述腔室耦接。
15.如权利要求12所述的系统，其特征在于，所述激光划线设备经配置以执行半导体晶圆的集成电路之间的街道的激光烧蚀，且其中所述等离子体蚀刻反应器经配置以在所述激光烧蚀之后蚀刻所述 半导体晶圆，以切割所述集成电路。
【文档编号】H01L21/301GK103703545SQ201280033929
【公开日】2014年4月2日 申请日期:2012年5月31日 优先权日:2011年6月15日
【发明者】S·辛格, B·伊顿, A·库玛, 类维生, J·M·霍尔登, M·R·亚拉曼希里, T·J·伊根 申请人:应用材料公司