高电子迁移率晶体管的制作方法
【专利摘要】本发明涉及高电子迁移率晶体管(HEMT)内的双层AlGaN供体层和相关的制造方法，该高电子迁移率晶体管被配置为提供低电阻欧姆源极和漏极接触件以降低功率消耗同时在HEMT的沟道内保持二维电子气(2DEG)的高迁移率。双层AlGaN供体层包括AlzGa(1-z)N迁移率提高层和设置在迁移率提高层的上方的AlxGa(1-x)N电阻降低层，其中，欧姆源极和漏极接触件与HEMT连接。GaN沟道层(其中存在2DEG)设置在迁移率提高层的下方以形成HEMT的沟道。
【专利说明】高电子迁移率晶体管【技术领域】
[0001]本发明一般地涉及半导体【技术领域】，更具体地来说，涉及半导体器件及其形成方法。
【背景技术】
[0002]由于高电子迁移率晶体管(HEMT)相对于诸如绝缘栅双极晶体管和晶闸管的其他功率半导体器件具有高效率，因此在用于高频应用的集成电路中使用高电子迁移率晶体管(HEMT)。HEMT利用具有不同的带隙的两种半导体材料之间的异质结形成器件沟道，来代替金属氧化物半导体场效应晶体管(MOSFET)中的掺杂区。用于形成HEMT内的异质结的两种示例性材料是与未掺杂的窄带隙GaN沟道层连接的掺杂的宽带隙η型AlGaN供体层。随着AlGaN供体的Al浓度的增加，所形成的到达AlGaN供体层的欧姆接触件具有增加的接触电阻。反之，降低AlGaN供体层的浓度改善了接触电阻，但是降低了沟道内的电子迁移率。
【发明内容】
[0003]为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种高电子迁移率晶体管(HEMT)，包括:沟道层，设置在衬底的上方；以及供体层，设置在所述沟道层上，所述供体层包括:AlzGa(1_z)N的迁移率提高层，设置在所述沟道层上，其中，第三摩尔分数z小于约0.4并且大于约0.25 ;和AlxGa(1_x)N的电阻降低层，设置在所述迁移率提高层的上方，其中，第一摩尔分数X小于约0.15并且大于约0.1。
[0004]该HEMT还包括:源极欧姆接触件，与所述电阻降低层连接并设置在源极区的上方；以及漏极欧姆接触件，与所述电阻降低层连接并设置在漏极区的上方。
[0005]该HEMT还包括:隔离层，在所述源极欧姆接触件和所述漏极欧姆接触件之间设置在所述沟道层的上方；以及栅极材料，在沟道区的上方设置在所述隔离层内并且与所述电阻降低层连接。
[0006]该HEMT还包括设置在所述迁移率提高层的下方的GaN沟道层，在所述沟道层中具有二维电子气。
[0007]在该HEMT中，所述迁移率提高层包括第一厚度值，所述第一厚度值是所述电阻降低层的第二厚度值的大约两倍。
[0008]在该HEMT中，所述第一厚度值介于大约20纳米和40纳米之间。
[0009]在该HEMT中，所述第二厚度值介于大约10纳米和20纳米之间。
[0010]根据本发明的另一方面，提供了一种晶体管，包括:双层AlGaN供体层，进一步包括:AlzGa(1_z)N的迁移率提高层，设置在衬底上方，其中，第三摩尔分数z小于约0.4并且大于约0.25 ;和AlxGa(1_x)N的电阻降低层，设置在所述迁移率提高层的上方，其中，第一摩尔分数X小于约0.15并且大于约0.1 ;源极欧姆接触件，与所述电阻降低层连接并设置在源极区的上方；以及漏极欧姆接触件，与所述电阻降低层连接并设置在漏极区的上方。
[0011] 该晶体管还包括在所述源极欧姆接触件和所述漏极欧姆接触件之间设置在所述电阻降低层的上方的隔离层。
[0012]该晶体管还包括在沟道区的上方设置在所述隔离层内并且与所述电阻降低层连接的栅极材料。
[0013]在该晶体管中，所述迁移率提高层包括第一厚度值，所述第一厚度值是所述电阻降低层的第二厚度值的大约两倍。
[0014]该晶体管还包括:所述第一厚度值介于大约20纳米和40纳米之间；以及所述第二厚度值介于大约10纳米和20纳米之间。
[0015]该晶体管还包括GaN的沟道层，设置在所述迁移率提高层的下方，在所述沟道层中具有二维电子气。
[0016]该晶体管还包括:AlyGa(1_y)N的热膨胀层，设置在所述沟道层的下方，其中，所述第二摩尔分数y小于约I并且大于约O ;以及AlN的缓冲层，设置在所述热膨胀层的下方和Si衬底的上方。
[0017]根据本发明的又一方面，提供了一种形成高电子迁移率晶体管(HEMT)的方法，包括:在衬底的上方外延生长II1-V族化合物沟道层；在所述II1-V族化合物沟道层上设置AlzGa(1_z)N的迁移率提高层，其中，第三摩尔分数z小于约0.4并且大于约0.25 ;以及在所述迁移率提高层的上方设置AlxGa(1_x)N的电阻降低层，其中，第一摩尔分数X小于约0.15并且大于约0.1。
[0018]该方法还包括:在所述HEMT的源极区的上方设置到达所述电阻降低层的源极欧姆金属接触件；以及在所述HEMT的漏极区的上方设置到达所述电阻降低层的漏极欧姆金属接触件；其中，在所述电阻降低层和所述源极欧姆金属接触件之间的第一界面处产生源极隧道结；以及在所述电阻降低层和所述漏极欧姆金属接触件之间的第二界面处产生漏极
隧道结。
[0019]该方法还包括在所述迁移率提高层的下方设置GaN的沟道层。
[0020]该方法还包括:在所述源极区和所述漏极区之间存在的沟道区的上方设置隔离层；以及在所述沟道区上方的所述隔离层内设置栅极材料并且所述栅极材料与所述电阻降低层接触。
[0021]在该方法中，所述迁移率提高层包括第一厚度值，所述第一厚度值是所述电阻降低层的第二厚度值的大约两倍。
[0022]在该方法中，通过金属有机物化学汽相沉积或分子束外延设置所述迁移率提高层或所述电阻降低层。
【专利附图】
【附图说明】
[0023]图1A示出了包括AlxGa(1_x)N供体层的晶体管的截面图。
[0024]图1B示出在欧姆金属和AlxGa(1_x)N供体层之间所形成的异质结的电子能带结构。
[0025]图2A示出包括双层AlGaN供体层的晶体管的一些实施例的截面图，该双层AlGaN供体层包括AlzGa(1_z)N迁移率提高层和AlxGa(1_x)N电阻降低层。
[0026]图2B示出在双层AlGaN供体层和GaN沟道层之间所形成的异质结的电子能带结构的一些实施例。
[0027]图3A至图30示出在晶体管内制造双层AlGaN供体层的一些实施例的截面图。[0028]图4示出形成双层AlGaN供体层的方法的一些实施例。
[0029]图5示出形成包括双层AlGaN供体层的HEMT的方法的一些实施例。
【具体实施方式】
[0030]本文中结合附图进行描述，其中，在通篇描述中，类似的参考标号通常用于指示类似的元件，并且各种结构不必按比例绘制。在以下描述中，为了说明的目的，对许多具体的细节进行阐述以帮助理解。然而，对于本领域普通技术人员来说显而易见的是可以通过比这些具体的细节更低的程度来实践本文中所述的一个或多个方面。在其他实例中，以框图形式示出已知的结构和器件以帮助理解。
[0031]图1示出包括在源极接触件102A、栅极104A和漏极接触件106A的下方所形成的AlxGa(1_x)N供体层(adonor layer) 108A的晶体管100A的截面图。在供体层108A和GaN沟道层112A之间形成异质结110A。由供体层108A所生成的电子扩散进入GaN沟道层112A中以形成高迁移率/高浓度二维电子气(2DEG)114A，从而紧邻异质结IlOA在沟道层112A内形成器件沟道。AlyGa(1_y)N热膨胀层116A设置在沟道层112A的下方，并且AlN缓冲层118A设置在沟道层112A下方和Si衬底120A之上。
[0032]在至少一个实施例中，晶体管100A包括具有由元素周期表中的II1-V族所形成的化合物的沟道层112A和供体层108A。然而，沟道层112A和供体层108A的组成互不相同。沟道层112A是未掺杂或 非故意掺杂(UID)的。供体层108A是故意掺杂的。
[0033]图1B示出在欧姆金属和包括图1A的AlxGa(1_x)N供体层108A的半导体材料之间所形成的异质结的电子能带结构100B。半导体材料包括约等于半导体材料的导带E。的能量减去价带Ev的能量(即，E^Ev)的带隙，并且半导体材料紧邻表面重掺杂有η-型材料，从而相对于费米能级Ef降低了导带Ε。的能量，因此，释放电子到达从欧姆金属至半导体材料的导带Ε。的隧道(tunnel)。电子流入半导体材料的导带E。增加了异质结的沟道内的电子浓度和总电子迁移率。
[0034]AlxGa(1_x)N供体层108A呈现出不良的欧姆接触行为，由于在Al浓度大于25%(即，摩尔分数X > 0.25)而导致增加的接触电阻，从而由AlxGa(1_x)N供体层108A的大带隙和在AlxGa(1_x)N供体层108A的上方设置源极接触件102A和漏极接触件106A的合金工艺引起这种增加的接触电阻。将Al浓度降低至小于约15% (即，摩尔分数X < 0.15)可以通过降低电阻来改善欧姆接触行为，但却使2DEG114A内的电子迁移率降低。
[0035]因此，本发明涉及被配置为提供低电阻欧姆源极和漏极接触件以降低功率消耗同时保持HEMT的沟道内的2DEG的高迁移率的HEMT内的双层AlGaN供体层。双层AlGaN供体层包括AlzGa(1_z)N迁移率提高层，和设置在迁移率提高层的上方的AlxGa(1_x)N电阻降低层，其中，欧姆源极和漏极接触件与HEMT连接。沟道层(其中，存在2DEG)设置在迁移率提高层的下方以形成HEMT的沟道。
[0036]图2A示出包括双层AlGaN供体层的晶体管200A的一些实施例的截面图，该双层AlGaN供体层进一步包括AlzGa(1_z)N迁移率提高层210A和设置在迁移率提高层210A上方的AlxGa(1_x)N电阻降低层208A，其中，第三摩尔分数z小于大约0.4且大于约0.25，第一摩尔分数X小于大约0.15并且大于大约0.1。双层AlGaN供体层形成在源极欧姆金属接触件202A、栅极材料204A和漏极欧姆金属接触件206A的下方，其中，与电阻降低层208A连接的源极欧姆金属接触件202A设置在源极区224A的上方，栅极材料204A设置在沟道区之上并且与电阻降低层208A连接，与电阻降低层208A连接的漏极欧姆金属接触件206A设置在漏极区226A的上方。在一些实施例中，源极欧姆金属接触件202A和漏极欧姆金属接触件206A包括Ti/Al/Ti或Ti/Al/Ti/TiN，并且栅极材料204A包括TiN或WN。在双层AlGaN供体层和GaN沟道层212A (其中存在2DEG214A，包括晶体管200A的高迁移率沟道)之间形成异质结222k。
[0037]晶体管200A还包括HEMT，其中，迁移率提高层210A包括第一厚度值，该第一厚度值是电阻降低层208A的第二厚度值的大约两倍。在一些实施例中，第一厚度值介于大约20纳米和40纳米之间，而第二厚度值介于大约10纳米和20纳米之间。AlyGa(1_y)N热膨胀层216A设置在沟道层212A的下方，其中，第二摩尔分数7小于大约I并且大于大约O。AlN缓冲层218A设置在热膨胀层216A的下方而设置在Si衬底220A之上。
[0038]图2B示出在图2A的双层AlGaN供体层和图2A的GaN沟道层212A之间所形成的异质结的电子能带结构200B的一些实施例。在双层AlGaN供体层内，AlzGa(1_z)N(0.4 > z> 0.25)迁移率提高层和AlxGa(1_x)N(0.15 > z > 0.1)电阻降低层之间的浓度梯度产生导带(?)特性，其中，导带的能量远离欧姆金属并且接近GaN沟道层而降低。结果，由于导带(Ec)特性(例如，电子向最低的能态移动)，双层AlGaN供体层内的导电电子扩散进入GaN沟道层212A。电子在导带(E。)的最低电位处累积，导带(E。)在异质结处陡降至费米能级(Ef)以下，从而捕获电子以形成2DEG。
[0039]图3A至图30示出在晶体管内制造双层AlGaN的供体层的一些实施例的截面图。图3A示出半导体工件300A，该半导体工件300A包括:Si衬底220A ；A1N缓冲层218A，被配置为与Si衬底220A晶格匹配；AlyGa(1_y)N热膨胀层216A，被配置为具有低热膨胀系数以在整个温度范围实现结构稳 定性；和GaN沟道层212A，被配置成保护上述层以防止由于栅极的偏压(也未示出)而导致的损伤。图3B示出包括图3A的半导体工件300A的半导体工件300B，其中增加了双层AlGaN供体层。双层AlGaN供体层包括在沟道层212A的上方所设置的AlzGa(1_z)N迁移率提高层210A和在迁移率提高层210A的上方所设置的AlxGa(1_x)N电阻降低层208A，其中，第三摩尔分数z小于大约0.4并且大于大约0.25，第一摩尔分数x小于大约0.15并且大于约0.1。图3C示出包括图3B的半导体工件300B的半导体工件300C，其中，在电阻降低层208A之上添加第一隔离层302A。第一隔离层302A包括SiNx或SiO2,其中，X是第一摩尔分数。图3D示出包括图3C的半导体工件300C的半导体工件300D，其中，在源极区和漏极区之上已经去除第一隔离层302A的部分。图3E示出包括图3D的半导体工件300D的半导体工件300E，其中，在第一隔离层302A、源极区和漏极区之上添加了欧姆金属化层304。
[0040]图3F示出包括图3E的半导体工件300E的半导体工件300F，其中，将第一光刻胶层306A设置在欧姆金属化层304之上，通过光刻对该第一光刻胶层进行曝光和显影，在第一光刻胶层306A中制造第一开口 308。图3G示出包括图3F的半导体工件300F的半导体工件300G，其中，在第一开口 308下方蚀刻掉欧姆金属化层304以在欧姆金属化层304内制造第一沟槽310。图3H示出包括图3G的半导体工件300G的半导体工件300H，其中，电子穿过介于欧姆金属化层304和源极区314A之间的源极隧道结312A，以及介于欧姆金属化层304和漏极区314B之间的漏极隧道结312B从欧姆金属化层304进入AlxGa(1_x)N/AlzGa(1_z)N供体双层。AlxGa(1_x)N/AlzGa(1_z)N供体双层内的电子也扩散进入沟道层212A，并且累积形成2DEG214A。图31示出包括图3H的半导体工件300H的半导体工件3001，其中，在第一隔离层302A和欧姆金属化层304之上添加第二隔离层302B。第二隔离层302B也包括SiNx或SiO2，其中X是第一摩尔分数。
[0041]图3J示出包括图31的半导体工件3001的半导体工件300J，其中，第二光刻胶层306B设置在第二隔离层302B之上，通过光刻对该第二光刻胶层进行曝光和显影以在第二光刻胶层306B中制造第二开口 316。图3K示出包括图3J的半导体工件300J的半导体工件300K，其中，在第二开口 316的下方蚀刻掉第二隔离层302B和第一隔离层302A的部分以在沟道区的上方制造第二沟槽318。图3L示出包括图3K的半导体工件300K的半导体工件300L，其中，第二沟槽318已经填充有在第二隔离层302B的表面上方延伸的栅极材料320。图3M示出包括图3L的半导体工件300L的半导体工件300M，其中，已经去除位于第二隔离层302B的表面上方的栅极材料320。
[0042]图3N示出包括图3M的半导体工件的半导体工件300N，其中，设置第三光刻胶层306C、通过光刻对该第三光刻胶层进行曝光和显影，以去除位于源极区314A和漏极区314B之上的第三光刻胶层306C。图30示出包括图3N的半导体工件300N的半导体工件3000，其中，在源极区314A和漏极区314B之上蚀刻掉第二隔离层302B的部分，以允许接触件通过欧姆金属化层304到达源极区314A和漏极区314B，从而得到HEMT晶体管。
[0043]图4至图5示出分别形成双层AlGaN供体层和包括双层AlGaN供体层的晶体管的方法400和500的一些实施例。虽然将方法400和500不出和描述为一系列的行为或事件，但是应该理解，不应该以限制的意义解释这些行为或事件所示出的顺序。例如，除了本文中示出和/或描述的行为或事件，一些行为可以以不同的顺序发生和/或与其他行为或事件同时发生。另外，为了实施本说明书的一个或多个方面或实施例，不需要所有示出的行为。另外，可以在一个或多个独立的行为和/或阶段中实施本文中所述的一个或多个的行为。
[0044]图4示出形成双层AlGaN供体层的方法400的一些实施例。
[0045]在402处，将AlzGa(1_z)N迁移率提高层设置在衬底的上方，其中，第三摩尔分数z小于大约0.4并且大于大约0.25。在一些实施例中，迁移率提高层的设置包括金属有机物化学汽相沉积(MOCVD)或分子束外延(MBE)。
[0046]在404处，将AlxGa(1_x)N电阻降低层设置在迁移率提高层的上方，其中，第一摩尔分数X小于大约0.15并且大于大约0.1。在一些实施例中，电阻降低层的设置包括MOCVD或 MBE。
[0047]在406处，在源极区上方设置源极欧姆接触件以与电阻降低层连接并且在漏极区上方设置漏极欧姆接触件以与电阻降低层连接。在一些实施例中，源极欧姆金属接触件和漏极欧姆金属接触件的设置包括溅射、热涂覆技术、或者Ti/Al/Ti或Ti/Al/Ti/TiN的电子束(e-束)蒸发。在电阻降低层和源极欧姆金属接触件之间的第一界面处产生源极隧道结而在电阻降低层和漏极欧姆金属接触件之间的第二界面处产生漏极隧道结。
[0048]在408处，在源极区和漏极区之间存在的沟道区上方，隔离层设置在电阻降低层的上方。在一些实施例中，隔离层的设置包括低压化学汽相沉积(LPCVD)或等离子体增强化学汽相沉积(PECVD)。
[0049]在410处，栅极材料设置在沟道区的上方的隔离层内并且与电阻降低层接触。在一些实施例中，栅极材料包括TiN或WN。在一些实施例中，利用先栅极或金属嵌入多晶硅(metal inserted poly-si I icon, MIPS)制造工艺设置栅极材料。在一些实施例中，利用后栅极或替换金属栅极(RMG)制造工艺设置栅极材料。
[0050]图5示出形成包括双层AlGaN供体层的HEMT的方法500的一些实施例。应该注意到方法500遵循图3A-图30的实施例中示出的制造流程。
[0051]在502处，提供半导体工件，半导体工件包括:Si衬底、被配置为与Si衬底晶格匹配的AlN缓冲层、被配置为具有低热膨胀系数以在整个温度范围实现结构稳定性的AlyGa(1_y)N热膨胀层、和被配置为保护上述层以避免由于栅极的偏压所导致的损害的GaN沟道层。通过MOCVD或MBE在Si衬底上设置半导体工件层。
[0052]在504处，通过MOCVD或MBE将双层AlGaNi供体层设置在半导体工件上。双层AlGaN供体层包括设置在沟道层上方的AlzGa(1_z)N迁移率提高层和设置在迁移率提高层上方的AlxGa(1_x)N电阻降低层，其中第三摩尔分数z小于大约0.4并且大于约0.25，第一摩尔分数X小于大约0.15并且大于大约0.1。
[0053]在506处，通过LPCVD或PECVD将包括SiNx或SiO2的第一隔离层设置在电阻降低层之上，其中，X是第一摩尔分数。
[0054]在508处，通过包括光刻和随后的蚀刻步骤(例如湿蚀刻、干蚀刻、化学蚀刻、等离子体蚀刻、它们的组合等)的光掩模图案化工艺在源极区和漏极区之上去除第一隔离层的部分。
[0055]在510处，通过溅射、热涂覆技术、e束蒸发在第一隔离层、源极区和漏极区之上设置欧姆金属化层。
[0056]在512处，通过旋涂技术在欧姆金属化层之上设置第一光刻胶层。通过光刻对第一光刻胶层进行曝光和显影，以在HEMT的沟道区之上制造位于第一光刻胶层中的开口。
[0057]在514处，在第一开口的下方蚀刻掉欧姆金属化层以在欧姆金属化层内制造第一沟槽。在一些实施例中，欧姆金属化层的蚀刻包括干蚀刻。
[0058]在516处，电子通过介于欧姆金属化层和源极/漏极区之间的源极/漏极隧道结312从欧姆金属化层进入双层AlGaN供体层。双层AlGaN供体层内的电子也扩散进入沟道层，并且累积以形成用作HEMT的沟道的2DEG。
[0059]在518处，第二隔离层设置在第一隔离层和欧姆金属化层之上。第二隔离层也包括SiNx或SiO2，其中，X是第一摩尔分数，并且通过LPCVD或PECVD设置第二隔离层。
[0060]在520处，将第二光刻胶层旋涂在第二隔离层之上，通过光刻对该第二光刻胶层进行曝光和显影以在第二光刻胶层中制造第二开口。
[0061]在522处，在第二开口的下面蚀刻掉第二隔离层和第一隔离层的部分以在HEMT的沟道区的上方制造第二沟槽。
[0062]在524处，第二沟槽填充有在第二隔离层的表面上方延伸的栅极材料。在一些实施例中，利用金属嵌入多晶硅(MIPS)制造工艺设置栅极材料。在一些实施例中，利用替换金属栅极(RMG)制造工艺设置栅极材料。
[0063]在526处，通过化学机械抛光(CMP)或包括光刻和随后的蚀刻步骤(例如，湿蚀亥IJ、干蚀刻、化学蚀刻、等离子体蚀刻或它们的组合等)的光掩模图案化工艺在第二隔离层的表面的上方去除多余的栅极材料。[0064]在528处，将第三光刻胶层旋涂在HEMT之上，通过光刻对该第三光刻胶层进行图案化、曝光和显影以去除位于HEMT的源极区/漏极区之上的第三光刻胶层。
[0065]在530处，在源极区/漏极区之上蚀刻掉第二隔离层的部分，以允许接触件通过欧姆金属化层到达源极/漏极区，从而得到图2A的HEMT晶体管200A。
[0066]还应该理解，本领域普通技术人员在阅读和/或理解本说明书和附图的基础上可以进行等效变化和/或改变。本文中的公开内容包括所有这些改变和变化而且通常本发明意图限于这些改变和变化。另外，虽然关于若干实施方式中的仅一个公开了特定特征或方面，但是在必要时，可以将这种特征或方面与其他实施方式的一个或多个其他特征和/或方面组合。另外，关于本文使用术语“包括”、“具有...的”、“具有”、“带有”和/或它们的变体的程度；意图将这些术语包括在类似“包括...的”含义中。再者，“示例性的”仅仅意味着表示实例，而不是最优的。还应该理解，为了简明和便于理解，将本文描述的部件、层和/或元件示出为相对于另一部件、另一层和/或另一元件具有特定尺寸和/或方向，但是实际的尺寸和/或方向可以实际上不同于本文中所示的尺寸和/或方向。
[0067]因此，本发明涉及高电子迁移率晶体管(HEMT)内的双层AlGaN供体层和相关的制造方法，该高电子迁移率晶体管(HEMT)被配置为用于提供低电阻欧姆源极和漏极接触件以降低功耗而同时在HEMT的沟道内保持二维电子气(2DEG)的高迁移率。双层AlGaN供体层包括AlzGa(1_z)N迁移率提高层，和设置在迁移率提高层的上方的AlxGa(1_x)N电阻降低层，其中，欧姆源极和漏极接触件与HEMT连接。GaN沟道层(其中，存在2DEG)设置在迁移率提高层的下方以形成HEMT的沟道。
【权利要求】
1.一种高电子迁移率晶体管(HEMT)，包括: 沟道层，设置在衬底的上方；以及 供体层，设置在所述沟道层上，所述供体层包括: AlzGa(1_z)N的迁移率提高层，设置在所述沟道层上，其中，第三摩尔分数z小于约0.4并且大于约0.25 ;和 AlxGa(1_x)N的电阻降低层，设置在所述迁移率提高层的上方，其中，第一摩尔分数X小于约0.15并且大于约0.1。
2.根据权利要求1所述的HEMT，还包括: 源极欧姆接触件，与所述电阻降低层连接并设置在源极区的上方；以及 漏极欧姆接触件，与所述电阻降低层连接并设置在漏极区的上方。
3.根据权利要求2所述的HEMT，还包括: 隔离层，在所述源极欧姆接触件和所述漏极欧姆接触件之间设置在所述沟道层的上方；以及 栅极材料，在沟道区的上方设置在所述隔离层内并且与所述电阻降低层连接。
4.根据权利要求1所述的HEMT，还包括设置在所述迁移率提高层的下方的GaN沟道层，在所述沟道层中具有二维电子气。
5.根据权利要求4所述的HEMT，其中，所述迁移率提高层包括第一厚度值，所述第一厚度值是所述电阻降低层的第二厚度值的大约两倍。
6.根据权利要求5所述的HEMT，其中，所述第一厚度值介于大约20纳米和40纳米之间。
7.根据权利要求5所述的HEMT，其中，所述第二厚度值介于大约10纳米和20纳米之间。
8.一种晶体管，包括: 双层AlGaN供体层，进一步包括: AlzGa(1_z)N的迁移率提高层，设置在衬底上方，其中，第三摩尔分数z小于约0.4并且大于约0.25 ;和 AlxGa(1_x)N的电阻降低层，设置在所述迁移率提高层的上方，其中，第一摩尔分数X小于约0.15并且大于约0.1 ； 源极欧姆接触件，与所述电阻降低层连接并设置在源极区的上方；以及 漏极欧姆接触件，与所述电阻降低层连接并设置在漏极区的上方。
9.根据权利要求8所述的晶体管，还包括在所述源极欧姆接触件和所述漏极欧姆接触件之间设置在所述电阻降低层的上方的隔离层。
10.一种形成高电子迁移率晶体管(HEMT)的方法，包括: 在衬底的上方外延生长II1-V族化合物沟道层； 在所述II1-V族化合物沟道层上设置AlzGa(1_z)N的迁移率提高层，其中，第三摩尔分数z小于约0.4并且大于约0.25 ；以及 在所述迁移率提高层的上方设置AlxGa(1_x)N的电阻降低层，其中，第一摩尔分数X小于约0.15并且大于约0.1。
【文档编号】H01L29/778GK103943674SQ201310139313
【公开日】2014年7月23日 申请日期:2013年4月19日 优先权日:2013年1月21日
【发明者】刘柏均, 喻中一, 陈祈铭, 江振豪 申请人:台湾积体电路制造股份有限公司