高电子迁移率晶体管及其制造方法

高电子迁移率晶体管及其制造方法
【专利摘要】本发明提供一种高电子迁移率晶体管（HEMT）及其制造方法。HEMT可以包括：半导体层；具有开口的掩模层，在半导体层上；以及耗尽形成层，设置在半导体层的被开口暴露的部分上。耗尽形成层可以在半导体层的二维电子气（2DEG）中形成耗尽区。凹陷区可以形成在半导体层中，掩模层的开口可以暴露凹陷区的至少一部分。掩模层可以覆盖半导体层的上表面和凹陷区的内侧表面。或者，掩模层可以覆盖半导体层的上表面、凹陷区的内侧表面、以及凹陷区的底表面的一部分。
【专利说明】高电子迁移率晶体管及其制造方法
【技术领域】
[0001]本公开涉及半导体器件及其制造方法，更具体地，涉及高电子迁移率晶体管(HEMT)及制造HEMT的方法。
【背景技术】
[0002]各种功率转换系统(power conversion system)需要用于通过开/关转换操作来控制电流的流动的器件，也就是功率器件。在功率转换系统中，整个系统的效率可以取决于功率器件的效率。
[0003]当前商业化的功率器件主要是基于硅(Si)的功率金属氧化物半导体场效应晶体管(MOSFET)或绝缘栅双极晶体管(IGBT)。然而，由于硅的物理性质以及制造工艺的限制，难以增大基于硅的功率器件的效率。为了克服以上限制，正在进行通过应用基于II1-V族的化合物半导体到功率器件来增加转换效率的研究。关于这一点，使用化合物半导体的异质结构的高电子迁移率晶体管(HEMT)已经引起注意。
[0004]HEMT可以包括具有不同的电极化特性的半导体。在HEMT中，具有相对大的极化的半导体层可以在附着于该半导体层的另一半导体层中感生二维电子气(2DEG)。2DEG中的电子迁移率可以非常高。然而，为了在各种电子器件中有效地使用HEMT，需要改善或调整HEMT的特性。具体地，需要改善或调整HEMT的导通电流水平、阈值电压等。

【发明内容】

[0005]本发明提供具有优良的操作特性的高电子迁移率晶体管(HEMT)。
[0006]本发明提供具有常闭特性和低沟道电阻的HEMT。
[0007]本发明提供具有低导通电阻的HEMT。
[0008]本发明提供其阈值电压可易于调整的HEMT。
[0009]本发明提供制造HEMT的方法。
[0010]附加的方面将在随后的描述中部分地阐述，并将由该描述而部分地清楚，或者可以通过本实施例的实践而掌握。
[0011]根据本发明的一方面，一种高电子迁移率晶体管(HEMT)包括:第一半导体层；第二半导体层，在第一半导体层中感生二维电子气(2DEG);绝缘掩模层，设置在第二半导体层上，绝缘掩模层限定暴露第一半导体层的一部分和第二半导体层的一部分中的一个的开口 ；耗尽形成层，设置在第一半导体层的该部分和第二半导体层的该部分中的被所述开口暴露的一个上，耗尽形成层配置为在二维电子气中形成耗尽区；栅极，设置在耗尽形成层上；以及源极和漏极，设置在第一半导体层和第二半导体层中的至少一个上，源极和漏极与所述栅极间隔开。
[0012]绝缘掩模层的一部分可以位于耗尽形成层的末端与第二半导体层之间，绝缘掩模层的另一部分可以位于耗尽形成层的另一末端与第二半导体层之间。
[0013]第二半导体层可以包括凹陷区。[0014]绝缘掩模层中的开口可以暴露凹陷区的至少一部分。
[0015]耗尽形成层可以设置在凹陷区上。
[0016]绝缘掩模层可以设置在第二半导体层的除了凹陷区之外的上表面上，凹陷区的底表面和内侧表面可以被绝缘掩模层中的开口暴露。
[0017]绝缘掩模层可以设置在第二半导体层的上表面以及凹陷区的内侧表面上，凹陷区的底表面可以被开口暴露。
[0018]绝缘掩模层可以设置在第二半导体层的上表面、凹陷区的内侧表面和凹陷区的部分底表面上，底表面的其余区域可以被开口暴露。凹陷区的底表面的被暴露其余区域可以是底表面的中心部分或邻近于该中心部分的部分。
[0019]凹陷区可以形成至比第一半导体层与第二半导体层之间的界面浅的深度。凹陷区可以形成至一深度水平，在该深度水平处2DEG保持在第一与第二半导体层之间的界面上，2DEG的对应于凹陷区的部分可以由于耗尽形成层而耗尽。在凹陷区下方的第二半导体层的厚度可以大于或等于约5nm。
[0020]凹陷区可以形成至第一半导体层与第二半导体层之间的界面。凹陷区的底表面的宽度可以小于或等于约0.5 μ m。
[0021]第一半导体层可以包括基于GaN的材料。
[0022]第二半导体层可以具有单层结构和多层结构中的一种，第二半导体层可以包括从包含铝(Al)、镓(Ga)、铟(In)和硼(B)中的至少一种的氮化物中选择的至少一种材料。
[0023]耗尽形成层可以包括P型半导体。
[0024]耗尽形成层可以包括用P型杂质掺杂的区域。
[0025]耗尽形成层可以包括基于II1-V族的氮化物半导体。
[0026]HEMT还可以包括从栅极在绝缘掩模层上延伸的场板。
[0027]场板可以在栅极与漏极之间在绝缘掩模层上延伸。
[0028]HEMT可以是常闭器件。
[0029]HEMT可以用作功率器件。
[0030]根据本发明的另一个方面，提供一种制造高电子迁移率晶体管(HEMT)的方法，该方法包括:形成第一半导体层；形成第二半导体层，该第二半导体层在第一半导体层中感生二维电子气；在第二半导体层上形成绝缘掩模层，该绝缘掩模层具有暴露第一半导体层的一部分和第二半导体层的一部分中的一个的开口 ；在第一半导体层的该部分和第二半导体层的该部分中的被所述开口暴露的一个上形成耗尽形成层，该耗尽形成层配置为在二维电子气中形成耗尽区；在耗尽形成层上形成栅极；以及在第一半导体层和第二半导体层中的至少一个上形成源极和漏极，源极和漏极与所述栅极间隔开。
[0031]绝缘掩模层的一部分可以位于耗尽形成层的末端与第二半导体层之间，绝缘掩模层的另一部分可以位于耗尽形成层的另一末端与第二半导体层之间。
[0032]该方法还可以包括在第二半导体层中形成凹陷区。
[0033]凹陷区的至少一部分可以被绝缘掩模层中的开口暴露。
[0034]耗尽形成层可以形成在凹陷区上。
[0035]绝缘掩模层可以形成在第二半导体层的除了凹陷区之外的上表面上，凹陷区的底表面和内侧表面可以被绝缘掩模层中的开口暴露。[0036]绝缘掩模层可以形成在第二半导体层的上表面和凹陷区的内侧表面上，凹陷区的底表面可以被绝缘掩模层中的开口暴露。
[0037]绝缘掩模层可以形成在第二半导体层的上表面、凹陷区的内侧表面以及凹陷区的部分底表面上，底表面的其余区域可以被开口暴露。凹陷区的底表面的被暴露的其余区域可以是底表面的中心部分或邻近于该中心部分的部分。
[0038]凹陷区可以形成至比第一半导体层与第二半导体层之间的界面浅的深度。凹陷区可以形成至一深度水平，在该深度水平处2DEG保持在第一与第二半导体层之间的界面上，2DEG的对应于凹陷区的部分可以由于耗尽形成层而耗尽。
[0039]凹陷区可以形成为暴露第一半导体层的一部分。
[0040]第一半导体层可以包括基于GaN的材料。
[0041]第二半导体层可以具有单层结构和多层结构中的一种，第二半导体层可以包括从包含铝(Al)、镓(Ga)、铟(In)和硼(B)中的至少一种的氮化物中选择的至少一种材料。
[0042]耗尽形成层可以包括P型半导体。
[0043]耗尽形成层可以包括用P型杂质掺杂的区域。
[0044]耗尽形成层可以包括基于II1-V族的氮化物半导体。
[0045]该方法还可以包括形成从栅极在绝缘掩模层上延伸的场板。
[0046]根据本发明的另一个方面，提供一种高电子迁移率晶体管(HEMT)，包括:第一半导体层；第二半导体层，在第一半导体层上，第二半导体层配置为在第一半导体层中感生二维电子气；彼此间隔开的第一电极、第二电极和第三电极，在第一半导体层和第二半导体层的至少一个上；耗尽形成层，配置为在二维电子气中形成耗尽区，该耗尽形成层在第二电极和第二半导体层之间；以及绝缘掩模层，限定开口，耗尽形成层的至少一部分延伸到该开口中。
[0047]第二半导体层的上表面可以限定凹陷区。
[0048]绝缘掩模层中的所述开口可以暴露第一半导体层的一部分和第二半导体层的一部分中的一个。
[0049]耗尽形成层可以在第二半导体层的凹陷区中。
[0050]绝缘掩模层可以覆盖第二半导体层的在第二半导体层的凹陷区中的至少一个内侧表面。
[0051]第一半导体层可以包括基于II1-V族的化合物半导体。
[0052]第二半导体层可以包括基于II1-V族的化合物半导体，其具有与第一半导体层相比不同的极化特性、不同的能带隙和不同的晶格常数中的至少一个。
[0053]该高电子迁移率晶体管还可以包括从第二电极延伸在绝缘掩模层上的场板，该场板与第一电极和第三电极间隔开。
【专利附图】

【附图说明】
[0054]从以下结合附图对实施例的描述，这些和/或其它的方面将变得更加清楚且更易于理解，附图中:
[0055]图1是根据本发明实施例的高电子迁移率晶体管(HEMT)的截面图；
[0056]图2A是根据本发明的另一实施例的HEMT的截面图；[0057]图2B是根据本发明的另一实施例的HEMT的截面图；
[0058]图3是根据本发明的另一实施例的HEMT的截面图；
[0059]图4A是根据本发明的另一实施例的HEMT的截面图；
[0060]图4B是根据本发明的另一实施例的HEMT的截面图；
[0061]图5是根据本发明的另一实施例的HEMT的截面图；
[0062]图6是根据本发明的另一实施例的HEMT的截面图；
[0063]图7是根据本发明的另一实施例的HEMT的截面图；
[0064]图8是根据本发明的另一实施例的HEMT的截面图；
[0065]图9是根据本发明的另一实施例的HEMT的截面图；
[0066]图1OA至图1OE是示出根据本发明实施例的HEMT的制造方法的截面图；
[0067]图1lA和图1lB是示出根据本发明另一实施例的HEMT的制造方法的截面图；
[0068]图12A和图12B是示出根据本发明另一实施例的HEMT的制造方法的截面图；
[0069]图13A至图13E是示出根据本发明另一实施例的HEMT的制造方法的截面图；
[0070]图14是用于解释根据本发明另一实施例的HEMT的制造方法的截面图；
[0071]图15是用于解释根据本发明另一实施例的HEMT的制造方法的截面图；
[0072]图16A和图16B是用于解释根据本发明实施例的HEMT的操作方法的截面图；
[0073]图17A和图17B是用于解释根据本发明另一实施例的HEMT的操作方法的截面图；以及
[0074]图18A至图18E是示出根据本发明另一实施例的制造HEMT的方法的截面图。【具体实施方式】
[0075]现在将参照附图更充分地描述各种示例实施例，在附图中示出了示例实施例。
[0076]将理解，当一元件被称为“连接到”或“耦接到”另一元件时，它可以直接连接到或耦接到另一元件，或者可以存在插入元件。相反，当一元件被称为“直接连接到”或者“直接耦接到”另一元件时，没有插入元件存在。当在这里使用时，术语“和/或”包括一个或多个相关所列项目的任何及所有组合。
[0077]将理解，尽管这里可以使用术语“第一”、“第二”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受到这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区别开。因此，以下讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分而不背离示例实施例的教导。
[0078]为了便于描述，这里可以使用空间相对术语诸如“在...之下”、“在...下面”、“下”、“上面”、“上”等来描述如附图所示的一个元件或特征与另一个(另一些)元件或特征的关系。将理解，空间相对术语旨在包括除附图所示的取向之外器件在使用或操作中的不同的取向。例如，如果附图中的器件被翻转，被描述为“在”其他元件或特征“下面”或“之下”的元件将取向为在其他元件或特征“上面”。因此，示范性术语“在...下面”可以包括之上和之下两个取向。器件可以不同地取向(旋转90度或在其他的取向)，这里使用的空间相对描述符被相应地解释。
[0079]这里使用的术语仅是为了描述特定实施例的目的，而非旨在限制示例实施例。当在这里使用时，单数形式“一”和“该”旨在也包括复数形式，除非上下文清楚地另有指示。将进一步理解，术语“包括”和/或“包含”当在本说明书中使用时，指定存在所述特征、整体、步骤、操作、元件和/或组件，但是不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其组的存在或添加。
[0080]这里参照截面图描述了示例实施例，这些截面图是示例实施例的理想化实施例(及中间结构)的示意图。这样，由例如制造技术和/或公差引起的图示形状的偏离是可能发生的。因此，示例实施例不应被解释为限于这里示出的区域的特定形状，而是包括由例如制造引起的形状偏差。例如，示出为矩形的注入区域通常具有圆化或弯曲的特征和/或在其边缘的注入浓度的梯度，而不是从注入区域至非注入区域的二元变化。类样地，通过注入形成的掩埋区可以导致在掩埋区与通过其发生注入的表面之间的区域内的一些注入。因此，附图中示出的区域本质上是示意性的，它们的形状并非要示出器件的区域的实际形状，并非旨在限制示例实施例的范围。
[0081]除非另行定义，这里使用的所有术语(包括技术术语和科学术语)都具有本发明所属领域内的普通技术人员所通常理解的同样的含义。将进一步理解的是，诸如通用词典中所定义的术语，除非此处加以明确定义，否则应当被解释为具有与它们在相关领域的语境中的含义相一致的含义，而不应被解释为理想化的或过度形式化的意义。当在这里使用时，
术语“和/或”包括一个或多个相关所列项目的任何及所有组合。当诸如“......中的至
少一个”的表述在一列兀件之前时，修改兀件的整个列表而不修改列表中的各个兀件。
[0082]在下文，将参照附图详细描述高电子迁移率晶体管(HEMT)及其制造方法。在附图中，为了清晰夸大了层和区域的厚度。在附图中相似的附图标记表示相似的元件，因此将省略它们的描述。
[0083]图1是根据本发明实施例的HEMT的截面图。
[0084]参照图1，沟道层ClO可以设置在基板SUBlO上。基板SUBlO可以包括例如蓝宝石、娃(Si)、碳化娃(SiC)、氮化镓(GaN)、直接接合铜(direct-bonded copper,DBC)等。然而，形成基板SUBlO的材料的种类不限于此，而是可以不同地改变。沟道层ClO可以是半导体层。沟道层ClO可以包括基于II1-V族的化合物半导体。例如，沟道层ClO可以包括基于GaN的材料(例如GaN)。在这种情况下，沟道层ClO可以是未掺杂GaN层，但是在某些情况下可以是掺杂有一种或多种杂质的GaN层。尽管在图1中未示出，但是预定的缓冲层可以设置在基板SUBlO与沟道层ClO之间。缓冲层可以减小基板SUBlO与沟道层ClO之间的晶格常数和热膨胀系数的差异。缓冲层可以减小(和/或防止)沟道层ClO的结晶性的恶化。缓冲层可以具有单层或多层结构，包括从包含铝(Al)、镓(Ga)、铟(In)和硼(B)中至少一种的氮化物中选择出来的至少一种材料。更具体地，缓冲层可以具有单层或多层结构，包括由AIN、GaN、AlGaN、InGaN、AlInN和AlGaInN组成的各种材料中的至少一种。在一些情形下，预定籽晶层(未示出)可以进一步设置在基板SUBlO与缓冲层之间。籽晶层可以是用于生长缓冲层的基层。
[0085]沟道提供层CSlO可以设置在沟道层ClO上。沟道提供层CSlO可以是不同于沟道层ClO的半导体层。沟道提供层CSlO可以是在沟道层ClO中感生2维电子气(2DEG)的层。2DEG可以形成在沟道层ClO的邻近沟道层ClO与沟道提供层CSlO之间的界面的区域中。沟道提供层CSlO可以包括具有与沟道层ClO不同的极化特性和/或能带隙和/或晶格常数的材料(半导体)。沟道提供层CSlO可以包括具有比沟道层ClO高的极化性和/或宽的能带隙的材料(半导体)。例如，沟道提供层CSlO可以具有单层或多层结构，包括从包含Al、Ga、In、和B中至少一种的氮化物中选择的至少一种材料。更具体地,沟道提供层CSlO可以具有单层或多层结构，包括由AlGaN、AlInN, InGaN、AIN、AlInGaN等组成的各种材料中的至少一种。沟道提供层CSlO可以是未掺杂层，或者可以是掺杂有一种或多种杂质的层。例如，沟道提供层CSlO可以用η型杂质诸如硅掺杂，但是示例实施例不限于此。沟道提供层CSlO的厚度可以为几十纳米(nm)或者更小。例如，沟道提供层CSlO的厚度可以为约50nm或者更小。
[0086]凹陷区RlO可以形成在沟道提供层CSlO中。凹陷区RlO可以通过蚀刻沟道提供层CSlO的一部分至预定深度而形成。凹陷区RlO可以形成至比沟道层ClO与沟道提供层CSlO之间的界面浅的深度。在这种情况下，凹陷区RlO可以形成至一深度水平，在该深度水平处，2DEG可以保持在沟道层ClO与沟道提供层CSlO之间的界面处。例如，在凹陷区RlO下方的沟道提供层CSlO的厚度可以为约5nm或者更大。对应于凹陷区RlO的2DEG区域可以被将在后面描述的耗尽形成层DPlO耗尽。
[0087]绝缘掩模层MlO可以设置在沟道提供层CSlO上。绝缘掩模层MlO可以由至少一种绝缘材料诸如硅氧化物、硅氮氧化物或硅氮化物形成，并可以具有单层或者多层结构。凹陷区RlO的至少一部分可以不被绝缘掩模层MlO覆盖。因此，绝缘掩模层MlO可以具有暴露凹陷区RlO的至少一部分的开口。例如，凹陷区RlO的底表面的大部分(除了底表面的相反两端之外的区域)可以不被绝缘掩模MlO覆盖。凹陷区RlO的内侧表面和沟道提供层CSlO的上表面可以被绝缘掩模层MlO覆盖。
[0088]耗尽形成层DPlO可以形成在凹陷区RlO的不被绝缘掩模层MlO覆盖的底表面上，也就是被绝缘掩模层MlO的开口暴露的沟道提供层CSlO上。耗尽形成层DPlO可以是从沟道提供层CSlO的没有被绝缘掩模层MlO覆盖的区域(B卩，凹陷区RlO的底表面)外延生长的层。可以防止耗尽形成层DPlO从被绝缘掩模层MlO覆盖的沟道提供层CSlO生长。在这点上，绝缘掩模层MlO可以被称作防止生长层。当形成耗尽形成层DPlO时，凹陷区RlO的内侧表面和沟道提供层CSlO的整个上表面可以被绝缘掩模层MlO覆盖，除了凹陷区RlO的底表面之外。因此，耗尽形成层DPlO可以仅从凹陷区RlO的底表面选择性地生长。绝缘掩模层MlO的一部分可以位于耗尽形成层DPlO的末端与沟道提供层CSlO之间，绝缘掩模层MlO的另一部分可以位于耗尽形成层DPlO的另一末端与沟道提供层CSlO之间。
[0089]耗尽形成层DPlO可以在2DEG中形成耗尽区。在耗尽形成层DPlO下方的沟道提供层CSlO的能带隙可以由于耗尽形成层DPlO而增加，因此，耗尽区可以对应于耗尽形成层DPlO形成在沟道层ClO的2DEG中。因此，2DEG的对应于耗尽形成层DPlO的部分可以不存在或者可以具有与其他部分不同的特性(电子密度等)。2DEG中断的区域可以被称作“断开区”。由于该断开区，本实施例的HEMT可以具有常闭特性。该断开区可以通过凹陷区RlO上的耗尽形成层DPlO形成。
[0090]耗尽形成层DPlO可以是P型半导体层或者掺杂有P型杂质的层(即，P掺杂层)。此外，耗尽形成层DPlO可以包括基于II1-V族的氮化物半导体。例如，耗尽形成层DPlO可以包括GaN、AlGaN、InN、AlInN、InGaN和AlInGaN中的至少一种，并可以掺杂有p型杂质诸如镁(Mg)。作为示例，耗尽形成层DPlO可以是p-GaN层或ρ-AlGaN层。在耗尽形成层DPlO下面的沟道提供层CSlO的能带隙可以由于耗尽形成层DPlO而增加，从而在2DEG中形成断开区。
[0091]栅电极GlO可以设置在耗尽形成层DPlO上。栅电极GlO可以由各种金属或金属化合物形成。栅电极GlO可以具有与耗尽形成层DPlO类似或相同的宽度。或者，栅电极可以具有大于耗尽形成层DPlO的宽度。在这种情况下，栅电极GlO可以覆盖耗尽形成层DPlO的侧表面以及耗尽形成层DPlO的上表面。由于绝缘掩模层MlO覆盖沟道提供层CSlO的上表面，所以即使当栅电极GlO的宽度大于耗尽形成层DPlO的宽度时，也可以防止栅电极GlO与沟道提供层CSlO之间的电短路。
[0092]源电极SlO和漏电极DlO可以设置在沟道提供层CSlO上且在栅电极GlO的相反两侦U。绝缘掩模层MlO可以不设置在源电极SlO与沟道提供层CSlO之间以及漏电极DlO与沟道提供层CSlO之间。也就是，部分的绝缘掩模层MlO可以被去除以暴露沟道提供层CS10，然后源电极SlO和漏电极DlO可以形成在暴露的沟道提供层CSlO上。源电极SlO和漏电极DlO可以电连接到2DEG。源电极SlO可以比漏电极DlO更靠近栅电极GlO。也就是，源电极SlO与栅电极GlO之间的距离可以小于漏电极DlO与栅电极GlO之间的距离。然而，这是示例，源电极SlO或漏电极DlO与栅电极GlO之间的相对距离可以改变。源电极SlO和漏电极DlO可以欧姆接触沟道提供层CS10。在一些情形下，欧姆接触层(未示出)可以进一步设置在源电极SlO与沟道提供层CSlO之间以及漏电极DlO与沟道提供层CSlO之间。
[0093]源电极SlO和漏电极DlO可以具有插入到沟道提供层CSlO中或插入到沟道层ClO中的结构。例如，沟道提供层CSlO和沟道层ClO被蚀刻(凹陷)，然后，源电极SlO和漏电极DlO可以形成在蚀刻区(凹陷区)中。这里，蚀刻区(凹陷区)的深度可以比2DEG深。因此，源电极SlO和漏电极DlO可以直接接触2DEG的侧表面。或者，在蚀刻沟道提供层CSlO的一部分至预定深度之后，可以形成源电极SlO和漏电极D10。也就是，在蚀刻沟道提供层CSlO的一部分至沟道层ClO与沟道提供层CSlO之间的界面或者蚀刻至比该界面浅的深度之后，源电极SlO和漏电极DlO可以形成在蚀刻区(凹陷区)中。或者，源电极SlO和漏电极DlO的构造可以被不同地修改。
[0094]在本发明的实施例中，具有开口的绝缘掩模层MlO设置在沟道提供层CSlO上，然后，耗尽形成层DPlO可以从该开口选择性地生长。因此，当形成耗尽形成层DPlO时，沟道提供层CSlO的除了开口之外的其余区域可以被绝缘掩模层MlO保护。在这点上，可以防止在形成耗尽形成层DPlO时沟道提供层CSlO的损伤。如果通过在沟道提供层CSlO的整个表面上生长P型材料层而不使用绝缘掩模层MlO并图案化该P型材料层而形成耗尽形成层，则沟道提供层CSlO会在图案化工艺期间被损伤，从而劣化2DEG的特性并增大沟道电阻。因此，HEMT的性能会退化，例如，HEMT的导通电阻会增大。然而，根据本实施例，可以防止以上问题，可以实现具有低导通电阻的性能优良的HEMT。
[0095]此外，根据本发明的实施例，2DEG中的断开区的宽度可以根据绝缘掩模层MlO的开口的宽度来调整。也就是，2DEG的断开区的宽度可以由耗尽形成层DPlO与沟道提供层CSlO在开口中彼此接触的区域的宽度来确定。因此，当开口的宽度减小时，2DEG中的断开区的宽度也可以被减小。也就是，2DEG中的断开区的宽度可以容易地减小。随着断开区的宽度减小，HEMT的导通电阻可以减小，开关速度可以增加。因此，在本发明的实施例中，通过减小断开区的宽度，HEMT的导通电阻可以容易地减小，开关速度可以增加。[0096]此外，根据本发明的实施例，HEMT的阈值电压可以根据沟道提供层CSlO的厚度和耗尽形成层DPlO的掺杂浓度而容易地调整。
[0097]根据本发明的另一实施例，图1中的凹陷区RlO的没有被绝缘掩模层MlO覆盖的底表面可以被如图2A所示的绝缘掩模层Mll或如图2B所示的绝缘掩模层Ml部分地覆盖。图2A和图2B示出根据示例实施例的HEMT结构，其中图1的绝缘掩模层MlO和耗尽形成层DPlO被修改。
[0098]参照图2A，绝缘掩模层Mll可以具有延伸结构以覆盖凹陷区RlO中的底表面的相反两端部(外部)。因此，绝缘掩模层Mll可以覆盖凹陷区RlO的底表面的一些部分(相反的两端部)、凹陷区RlO的内侧表面和沟道提供层CSlO的上表面。凹陷区RlO中的底表面的中心部分或邻近于中心部分的部分可以不被绝缘掩模层Mll覆盖且可以被暴露。当绝缘掩模层Mll的覆盖凹陷区RlO的底表面的相反两端部的部分被表示为“延伸部分”时，该延伸部分可以在平行于设置在沟道提供层CSlO的上表面上的绝缘掩模层Mll的方向上延伸。沟道提供层CSlO的暴露部分的尺寸可以通过延伸部分减小。也就是，凹陷区RlO的没有被绝缘掩模层Mll覆盖的暴露区比图1的小。换句话说，绝缘掩模层Mll中的开口的宽度小于图1的绝缘掩模层MlO中的开口的宽度。因此，沟道提供层CSlO与耗尽形成层DPll之间的接触区的宽度减小，因此，由于耗尽形成层DPll引起的2DEG的中断区(S卩，断开区)的宽度可以减小。随着断开区的宽度减小，HEMT的导通电阻可以减小，开关速度可以增加。因此，根据本实施例的HEMT的导通电阻可以比图1所示的HEMT小，并且开关速度可以比图1所示的HEMT快。因此，图2A所示的结构可以有利于改善HEMT的性能。
[0099]参照图2B，绝缘掩模层Ml可以类似于图2A中的绝缘掩模层Mll，除了绝缘掩模层Ml可以限定暴露沟道提供层CSlO的多于一个的开口。
[0100]根据本发明的另一实施例，绝缘掩模层MlO可以不覆盖图1中的凹陷区RlO的内侧表面。也就是，绝缘掩模层MlO可以不覆盖凹陷区RlO的底表面和内侧表面，但是可以设置在沟道提供层CSlO的除了凹陷区RlO之外的上表面上。此示例在图3中示出。图3示出其中图1的绝缘掩模层MlO和耗尽形成层DPlO被修改的结构。
[0101]参照图3，绝缘掩模层M12设置在沟道提供层CSlO的除了凹陷区RlO之外的上表面上。然而，绝缘掩模层M12可以不设置在源电极SlO与沟道提供层CSlO之间以及漏电极DlO与沟道提供层CSlO之间。在这种情况下，耗尽形成层DP12可以从凹陷区RlO的底表面和内侧表面生长。除了绝缘掩模层M12和耗尽形成层DP12的形状之外，其余结构可以与图1相同或类似。
[0102]在图1至图3所示的结构中，凹陷区RlO形成至比沟道层ClO与沟道提供层CSlO之间的界面浅的深度，然而凹陷区RlO的深度可以改变。例如，凹陷区RlO可以形成至沟道层ClO与沟道提供层CSlO之间的界面。图4A至图6示出该示例。图4A至图6示出其中图1至图3的凹陷区RlO分别被形成至沟道层ClO与沟道提供层CSlO之间的界面的情形。
[0103]参照图4A，凹陷区R20形成至沟道层C20与沟道提供层CS20之间的界面，绝缘掩模层M20覆盖凹陷区R20的内侧表面和沟道提供层CS20的上表面。耗尽形成层DP20可以从凹陷区R20的底表面生长。断开区可以存在于对应于凹陷区R20的2DEG中。
[0104]参照图4B，根据实施例的HEMT可以类似于图4A中示出的HEMT，除了图4B中的绝缘掩模层M2限定暴露沟道提供层CS20的多个开口之外。耗尽形成层DP2可以延伸到由绝缘掩模层M2限定的开口中。
[0105]参照图5，凹陷区R20形成至沟道层C20与沟道提供层CS20之间的界面，绝缘掩模层M21覆盖凹陷区R20的底表面的一部分(相反的两端部)、凹陷区R20的内侧表面以及沟道提供层CS20的上表面。凹陷区R20的底表面的中心部分或邻近于中心部分的区域可以不被绝缘掩模层M21覆盖。绝缘掩模层M21可以类似于图2的绝缘掩模层Mil。耗尽形成层DP21可以从凹陷区R20的底表面的暴露部分(沟道层的暴露部分)生长。断开区可以存在于对应于凹陷区R20的2DEG中。
[0106]参照图6，凹陷区R20形成至沟道层C20与沟道提供层CS20之间的界面，绝缘掩模层M22覆盖沟道提供层CS20的除了凹陷区R20之外的上表面。绝缘掩模层M22类似于图3的绝缘掩模层M12。耗尽形成层DP22可以从凹陷区R20的底表面和内侧表面生长。
[0107]在图4A至图6中，附图标记SUB20、G20、S20和D20分别表示基板、栅电极、源电极和漏电极，它们分别对应于图1所示的基板SUBlO、栅电极GlO、源电极SlO和漏电极DlO，因此不提供其描述。
[0108]在图4A至图6所示的实施例中，由于凹陷区R20形成至沟道层C20与沟道提供层CS20之间的界面，所以2DEG中的断开区可以由于凹陷区R20形成。也就是，由于在凹陷区R20中不存在沟道层C20与沟道提供层CS20之间的界面，所以2DEG可以不形成在凹陷区R20中。耗尽形成层DP20、DP2、DP21或DP22可以增加断开区的宽度。具体地，在图4A和图6所示的实施例中，断开区的宽度可以被耗尽形成层DP20或DP22增加。在图5的实施例中，由于绝缘掩模层M21中的开口的宽度窄，所以由于耗尽形成层DP21而增加2DEG中的断开区的宽度的效果可以是小的。因此，根据图5的实施例的断开区的宽度可以比图4A和图6的小。
[0109]由于在图4A至图6所示的实施例中，2DEG中的断开区的宽度可以取决于凹陷区R20的下端部的宽度，所以凹陷区R20的宽度可以减小以减小HEMT的导通电阻。因此，凹陷区R20的宽度(下端部的宽度)可以减小至约0.5 μ m或更小。随着凹陷区R20的宽度减小，2DEG中的断开区的宽度可以减小，HEMT的导通电阻可以降低，开关速度可以变得更快。
[0110]另外，由于在图4A、图4B和图5的实施例中，耗尽形成层DP20、DP2和DP21仅从沟道层C20的暴露部分生长，所以耗尽形成层DP20、DP2和DP21的结晶性可以得到改善。具体地，如果耗尽形成层DP20、DP2和DP21由与沟道层C20相同的材料形成，则耗尽形成层D20、DP2和D21的结晶性可以改善。例如，如果沟道层C20是GaN层，则当耗尽形成层DP20、DP2和DP21形成为P-GaN层时，可以获得具有优良的结晶性的耗尽形成层DP20、DP2和DP21。
[0111]在图1至图6中，形成凹陷区RlO或R20，形成暴露凹陷区RlO或R20的至少一部分的绝缘掩模层M10-M12、M1或M2、M20-M22，然后，在凹陷区RlO或R20的暴露部分上形成耗尽形成层DP1、DP10-DP12或DP2、DP20-DP22。然而，根据本发明的另一实施例，可以不形成凹陷区RlO或R20，如图7所示。
[0112]参照图7，沟道层C30可以设置在基板SUB30上，在沟道层C30中感生2DEG的沟道提供层CS30可以设置在沟道层C30上。具有暴露沟道提供层CS30的一部分的开口的绝缘掩模层M30可以设置在沟道提供层CS30上。耗尽形成层DP30可以设置在沟道提供层CS30的暴露部分上，该暴露部分被绝缘掩模层M30的开口暴露。当形成耗尽形成层DP30时，沟道提供层CS30的除了形成耗尽形成层DP30的区域(即，开口)之外的区域(上表面)可以被绝缘掩模层M30覆盖。因此，耗尽形成层DP30可以仅从开口选择性地生长。绝缘掩模层M30的一部分可以位于耗尽形成层DP30的端部与沟道提供层CS30之间，绝缘掩模层M30的另一部分可以位于耗尽形成层DP30的另一末端与沟道提供层CS30之间。也就是，耗尽形成层DP30的一末端可以在绝缘掩模层M30上延伸，耗尽形成层DP30的另一末端可以在绝缘掩模层M30上延伸。栅电极G30可以设置在耗尽形成层DP30上，源电极S30和漏电极D30可以设置在栅电极G30的相反两侧。绝缘掩模层M30的一部分可以被去除以暴露沟道提供层CS30，然后，源电极S30和漏电极D30可以设置在沟道提供层CS30的暴露部分上。
[0113]在图7的实施例中，断开区可以通过耗尽形成层DP30在2DEG中形成。为此，沟道提供层CS30的厚度可以是薄的。也就是，沟道提供层CS30的厚度可以为约15nm或更小，例如约10到15nm。当沟道提供层CS30具有相对薄的厚度时，对应于耗尽形成层DP30的2DEG可以被耗尽形成层DP30耗尽而不形成凹陷区。也就是，断开区可以通过耗尽形成层DP30在2DEG中形成。
[0114]图1至图7所示的结构可以进一步包括从栅电极G10、G20和G30延伸的场板，如图8和图9所示。图8和图9分别示出在图1和图4A的HEMT中额外形成场板FlO和F20。
[0115]参照图8和图9，可以进一步形成从栅电极GlO和G20延伸的场板FlO和F20。场板FlO和F20可以在栅电极GlO和G20与漏电极DlO和D20之间的绝缘掩模层MlO和M20上延伸(延伸到绝缘掩模层MlO和M20上)。场板FlO和F20可以分散栅电极GlO和G20与漏电极DlO和D20之间的电场。更具体地，在图1和图4A所示的结构中，电场和电压可以集中在沟道层ClO和C20的对应于栅电极GlO和G20在漏极侧的边缘的部分上。然而，如图8和图9所示，当形成场板FlO和F20时，可以减小电场和电压的集中，因此，可以抑制击穿问题并可以改善耐受电压性能。
[0116]图1OA至图1OE是示出根据本发明实施例的制造HEMT的方法的截面图。
[0117]参照图10A，沟道层200可以形成在基板100上。基板100可以包括例如蓝宝石、S1、SiC、GaN、直接接合铜(DBC)等。然而，基板100不限于此，而是可以被不同地改变。沟道层200可以是半导体层。沟道层200可以包括基于II1-V族的化合物半导体。例如，沟道层200可以包括基于GaN的材料(例如GaN)。在这种情况下，沟道层200可以是未掺杂的GaN层，在某些情形下可以是掺杂有预定杂质的GaN层。尽管在附图中没有示出，但是预定缓冲层可以进一步形成在基板100与沟道层200之间。可以形成缓冲层以减小基板100与沟道层200之间的晶格常数和热膨胀系数的差异，从而防止沟道层100的结晶性降低。缓冲层可以具有单层或多层结构，包括从包含Al、Ga、In和B中的至少一种的氮化物中选择的至少一种材料。更具体地，缓冲层可以形成为具有单层或多层结构，包括由AIN、GaN、AlGaN、InGaN、AlInN和AlGaInN组成的各种材料中的至少一种。如果必要的话，籽晶层(未示出)可以进一步形成在基板100与缓冲层之间。籽晶层可以是用于生长缓冲层的基层。
[0118]沟道提供层300可以形成在沟道层200上。沟道提供层300可以由不同于沟道层200的半导体形成。沟道提供层300可以是在沟道层200中感生2维电子气(2DEG)的层。2DEG可以形成在沟道层200与沟道提供层300之间的界面以下的沟道层200中。沟道提供层300可以由具有与沟道层200不同的极化特性和/或能带隙和/或晶格常数的材料(半导体)形成。沟道提供层300可以由具有比沟道层200高的极化性和/或宽的能带隙的材料(半导体)形成。例如，沟道提供层300可以形成为具有单层或多层结构，包括从包含Al、Ga、In、和B的至少一种的氮化物中选择的至少一种材料。更具体地,沟道提供层300可以具有单层或多层结构，包括由AlGaN、AlInN, InGaN、AIN、AlInGaN组成的各种材料中的至少一种。沟道提供层300可以是未掺杂层，或者可以是掺杂有预定杂质的层。沟道提供层300可以形成至几十nm或更小的厚度,例如约50nm或更小。
[0119]参照图10B，沟道提供层300的一部分可以被蚀刻以形成凹陷区R1。凹陷区Rl可以形成至比沟道层200与沟道提供层300之间的界面浅的深度。这里，凹陷区Rl可以形成至可保持相应的2DEG的深度。如果凹陷区Rl形成至过深的深度，对应于凹陷区Rl的2DEG会被去除。在本实施例中，凹陷区Rl可以形成至一深度，在该深度，对应于凹陷区Rl的2DEG可以不被去除。例如，如果约5nm或更大厚度的沟道提供层300保留在凹陷区Rl下面，则对应于凹陷区Rl的2DEG可以保留在凹陷区Rl中。
[0120]参照图10C，绝缘掩模层400可以形成在沟道提供层300上，绝缘掩模层400具有暴露凹陷区Rl的至少一部分的开口。绝缘掩模层400可以由绝缘材料诸如硅氧化物、硅氮氧化物或者硅氮化物形成，并可以具有单层或者多层结构。绝缘掩模层400可以覆盖凹陷区Rl的内侧表面和沟道提供层300的上表面。凹陷区Rl的底表面的大部分(除了底表面的相反两端之外的其余区域)可以不被绝缘掩模层400覆盖。预定的绝缘材料层可以形成在包括凹陷区Rl的沟道提供层300的整个表面上，然后绝缘材料层的形成在凹陷区Rl的底表面上的部分可以被去除以形成绝缘掩模层400。然而，上述方法是形成绝缘掩模层400的示例，图1OC所示的绝缘掩模层400可以以各种方式形成。
[0121]参照图10D，耗尽形成层500可以选择性地形成在凹陷区Rl的没有被绝缘掩模层400覆盖的底表面上。耗尽形成层500可以以外延生长方法形成。在耗尽形成层500下面的沟道提供层300的能带隙可以由于耗尽形成层500而增加，因此，耗尽区可以形成在沟道提供层300的对应于耗尽形成层500的部分中的2DEG中。因此，2DEG的对应于耗尽形成层500的部分可以断开。或者，对应于耗尽形成层500的2DEG部分可以具有与其他部分不同的特性。在本实施例中，断开区由于耗尽形成层500而形成在2DEG中。耗尽形成层500可以形成为P型半导体层或掺杂有P型杂质的层(即，P掺杂层)。此外，耗尽形成层500可以包括基于II1-V族的氮化物半导体。例如，耗尽形成层500可以包括GaN、AlGaN、InN、AlInN、InGaN和AlInGaN中的至少一种，并可以包括p型杂质诸如Mg。更具体地，耗尽形成层500可以形成为P-GaN层或P-AlGaN层。
[0122]参照图10E，栅电极600可以形成在耗尽形成层500上。栅电极600可以由各种金属或金属化合物形成。源电极700A和漏电极700B可以形成在栅电极600的相反两侧。在通过去除绝缘掩模层400的一部分而暴露沟道提供层30之后，源电极700A和漏电极700B可以形成在暴露的沟道提供层300上。源电极700A可以比漏电极700B更靠近栅电极600。换句话说，源电极700A与栅电极600之间的距离可以小于漏电极700B与栅电极600之间的距离。然而，本发明不限于此，源电极700A和漏电极700B与栅电极600之间的相对距离可以改变。源电极700A和漏电极700B可以与沟道提供层300形成欧姆接触。如果必要的话，欧姆接触层(未示出)可以进一步形成在源电极700A与沟道提供层300之间以及漏电极700B与沟道提供层300之间。
[0123]源电极700A和漏电极700B可以插入到沟道提供层300或沟道层200中。例如，沟道提供层300和沟道层200的某些部分被蚀刻(凹陷)，然后，源电极700A和漏电极700B可以形成在蚀刻区(凹陷区)上。这里，蚀刻区(凹陷区)的深度可以比2DEG的深度深。因此，源电极700A和漏电极700B可以直接接触2DEG的侧表面。或者，在蚀刻沟道提供层300的一部分至预定深度之后，可以形成源电极700A和漏电极700B。也就是，在蚀刻沟道提供层300的一部分至沟道层200与沟道提供层300之间的界面或者蚀刻至比该界面浅的深度之后，源电极700A和漏电极700B可以形成在蚀刻区(凹陷区)上。或者，源电极700A和漏电极700B的构造可以被不同地修改。
[0124]根据本实施例，具有开口的绝缘掩模层400设置在沟道提供层300上，然后，耗尽形成层500可以从该开口选择性地生长。因此，当形成耗尽形成层500时，沟道提供层300的除了开口之外的整个区域可以被绝缘掩模层400保护。关于这一点，当形成耗尽形成层500时，可以防止沟道提供层300的损伤。如果通过在沟道提供层300的整个表面上生长P型材料层并图案化该P型材料层而形成耗尽形成层而不使用绝缘掩模层400，则沟道提供层300会在图案化工艺期间被损伤，从而劣化2DEG的特性并增大沟道电阻。因此，HEMT的性能会退化，例如HEMT的导通电阻会增加。然而，根据本实施例，可以解决以上问题，可以实现具有低导通电阻的性能优良的HEMT。
[0125]此外，根据本发明的实施例，2DEG的断开区的宽度可以根据绝缘掩模层400的开口的宽度来调整。也就是，2DEG的断开区的宽度可以根据耗尽形成层500与沟道提供层300在开口中彼此接触的区域的宽度来确定。因此，2DEG中的断开区的宽度可以通过减小开口的宽度而减小。也就是，2DEG中的断开区的宽度可以容易地减小。随着断开区的宽度减小，HEMT的导通电阻可以减小，开关速度可以增加。因此，根据本发明的实施例，通过减小断开区的宽度，HEMT的导通电阻可以容易地减小，开关速度可以容易地增加。
[0126]此外，根据本发明的实施例，可以通过调整沟道提供层300的厚度以及沟道提供层300和耗尽形成层500的掺杂浓度而容易地控制HEMT的阈值电压。
[0127]根据本发明的另一实施例，可以在图1OC的工艺中修改绝缘掩模层400。例如，绝缘掩模层400可以被改变从而进一步覆盖凹陷区Rl的底表面，如图1lA所示。在下文，将参照图1lA和图1lB描述根据本发明另一实施例的制造HEMT的方法。
[0128]参照图11A，绝缘掩模层401可以延伸从而覆盖凹陷区Rl的底表面的相反两端部(外部)。因此，绝缘掩模层401可以覆盖凹陷区Rl的底表面的一部分(相反的两端部)、凹陷区Rl的内侧表面以及沟道提供层300的上表面。没有被绝缘掩模层401覆盖的暴露区可以是凹陷区Rl的底表面的中心部分或与其相邻的区域。凹陷区Rl的没有被绝缘掩模层401覆盖的暴露区比图1OC的小。也就是，绝缘掩模层401中的开口的宽度小于图1OC所示的绝缘掩模层400的开口的宽度。
[0129]参照图11B，耗尽形成层501可以从凹陷区Rl的底表面的没有被绝缘掩模层401覆盖的部分(中心或相邻的部分)生长。然后，栅电极600可以形成在耗尽形成层501上，源电极700A和漏电极700B可以形成在栅电极600的相反两侧。
[0130]图1lB中的耗尽形成层501与沟道提供层300之间的接触区的宽度比图1OE的小。因此，由于耗尽形成层501导致的2DEG的中断区(B卩，断开区)的宽度比IOE的小。随着断开区的宽度减小，HEMT的导通电阻可以减小，开关速度可以增加。因此，根据本实施例的HEMT的导通电阻可以比图1OE的低，根据本实施例的开关速度可以比图1OE的快。
[0131]根据本发明的另一实施例，在图1OC所示的工艺中，绝缘掩模层400可以不覆盖凹陷区Rl的内侧表面。也就是，绝缘掩模层400可以仅形成在沟道提供层300的除了凹陷区Rl之外的上表面上，而不覆盖凹陷区Rl的底表面和内侧表面，如图12A所示。在下文，将参照图12A和图12B描述根据本发明另一实施例的HEMT的制造方法。
[0132]参照图12A，绝缘掩模层402可以形成在沟道提供层300的除了凹陷区Rl之外的上表面上。凹陷区Rl的底表面和内侧表面可以不被绝缘掩模层402覆盖,而是可以被暴露。
[0133]参照图12B，耗尽形成层502可以从凹陷区Rl的底表面和内侧表面生长。耗尽形成层502的两端可以在绝缘掩模层402上延伸(延伸到绝缘掩模层402上)。因此，绝缘掩模层402的一部分可以位于耗尽形成层502的末端与沟道提供层300之间，绝缘掩模层402的另一部分可以位于耗尽形成层502的另一末端与沟道提供层300之间。然后，栅电极600可以形成在耗尽形成层502上，源电极700A和漏电极700B可以形成在栅电极600的相反两侧。
[0134]在图1OA至图10E、图1lA和图1lB以及图12A和图12B所示的制造方法中，凹陷区Rl形成至比沟道层200与沟道提供层300之间的界面浅的深度；然而，该深度可以改变。例如，凹陷区Rl可以形成至沟道层200与沟道提供层300之间的界面。这将参照图13A至图13E描述。
[0135]参照图13A，沟道层210和沟道提供层310可以顺序形成在基板110上。基板110、沟道层210和沟道提供层310可以分别与图1OA所示的基板100、沟道层200和沟道提供层300类似或相同。虽然没有在图13A中示出，但是预定的缓冲层可以进一步形成在基板110与沟道层210之间。缓冲层可以与参照图1OA所述的缓冲层相同或类似。
[0136]参照图13B，沟道提供层310的一部分可以被蚀刻以形成凹陷区R2。凹陷区R2可以形成至沟道层210与沟道提供层310之间的界面。在此情形下，由于在凹陷区R2中没有沟道提供层310，所以2DEG可以不形成在对应于凹陷区R2的区域中。也就是，2DEG的断开区可以形成在沟道层210的对应于凹陷区R2的部分中。
[0137]参照图13C，绝缘掩模层410可以形成在沟道提供层310上，绝缘掩模层410具有暴露凹陷区R2的至少一部分的开口。绝缘掩模层410可以覆盖凹陷区R2的内侧表面和沟道提供层310的上表面。凹陷区R2的底表面的大部分(除了底表面的相反两端之外的其余区域)可以不被绝缘掩模层410覆盖。
[0138]参照图13D，耗尽形成层510可以形成在凹陷区R2的底表面上。2DEG的中断区(即，断开区)可以被耗尽形成层510加宽。也就是，在耗尽形成层510周围的沟道提供层310的能带隙可以由于耗尽形成层510而增加，2DEG的断开区的宽度可以增大。耗尽形成层510可以由与图1OD的耗尽形成层500类似的材料以类似的方式形成。也就是，耗尽形成层510可以形成为P型半导体层或掺杂有P型杂质的层(S卩，P掺杂层)。然而，在图13D中，耗尽形成层510可以由与沟道层210相同种类的材料形成，而图1OD中的耗尽形成层500可以由与沟道提供层300相同种类的材料形成。
[0139]参照图13E，栅电极610可以形成在耗尽形成层510上。源电极7IOA和漏电极7IOB可以形成在栅电极610的相反两侧。源电极710A和漏电极710B可以接触沟道提供层310。栅电极610、源电极710A和漏电极710B的材料、形成方法和变形可以与参照图1OE所述的类似。
[0140]在图13A至图13E的实施例中，2DEG中的断开区的宽度可以取决于凹陷区R2的下端部的宽度，凹陷区R2的宽度可以减小从而减小HEMT的导通电阻。关于这一点，凹陷区R2的宽度(下端部的宽度)可以减小至约0.5μπι或更小。随着凹陷区R2的宽度减小，2DEG中的断开区的宽度可以减小，因此，HEMT的导通电阻可以减小且开关速度可以增加。
[0141]根据本发明的另一实施例，可以不同地修改图13C的绝缘掩模层410。例如，图13C的绝缘掩模层410可以类似于图1lA的绝缘掩模层401或图12Α的绝缘掩模层402修改。通过该修改，可以制造如图5或图6所示的HEMT。
[0142]在图1OA至图10Ε、图1lA和图11Β、图12Α和图12Β以及图13Α至图13Ε所示的制造方法中，当形成栅电极600时，可以进一步形成从栅电极600延伸的场板，如图14和图15所示。
[0143]参照图14和图15，可以进一步形成从栅电极600和610朝侧面延伸的场板600’和610，。场板600，和610’可以在栅电极600和610与漏电极700Β和7IOB之间在绝缘掩模层400和410上延伸。当形成场板600’与610’时，由于绝缘掩模层400和410遮挡沟道提供层300和310的上表面，所以不需要额外的钝化工艺。也就是，场板600’和610’可以容易地形成而不用执行额外的钝化工艺。场板600’和610’的功能可以与以上参照图8和图9的描述相同，不提供其详细说明。
[0144]此外，在上述制造方法中，凹陷区Rl或R2形成在沟道提供层300或310上，形成暴露凹陷区Rl或R2的至少一部分的绝缘掩模层400-402或410，然后，形成耗尽形成层500-502或510。然而，根据本发明的另一实施例，沟道提供层300或310可以形成得相对薄(例如，约15nm或更小)，然后，可以执行后工艺而不使沟道提供层300或310凹陷。在这种情况下，可以获得如图7所示的HEMT结构。以上制造方法可以被不同地修改。
[0145]在下文，将参照图16A和图16B以及图17A和图17B描述根据本发明实施例的HEMT的操作方法。
[0146]图16A和图16B是用于示出根据本发明实施例的HEMT的操作方法的截面图。本实施例的HEMT是如图1所示的HEMT。
[0147]参照图16A，示出截止(OFF)状态的HEMT。OV的电压(VI)被施加到栅电极G10，对应于耗尽形成层DPlO的2DEG区处于耗尽状态。由于耗尽形成层DP10，2DEG具有断开区。也就是，在电压不施加到栅电极GlO的状态下，2DEG(沟道)的中间区(也就是对应于DPlO的区域)断开。因此，当栅极电压Vg为OV时，本实施例的HEMT可以处于OFF状态。也就是，本实施例的HEMT可以是常闭器件。
[0148]参照图16B，当大于阈值电压Vth的电压(V2)被施加到栅电极GlO时，2DEG的对应于耗尽形成层DPlO的区域可以恢复，从而可以形成完全连接沟道(B卩，2DEG)。凹陷区RlO可以形成至2DEG可保持在沟道层ClO的区域中的深度水平。此外，该区域中的2DEG由于耗尽形成层DPlO而耗尽。因此，当大于阈值电压Vth的电压V2被施加到栅电极GlO时，耗尽形成层DPlO的电特性变化，从而容易地恢复对应于耗尽形成层DPlO的2DEG。这里，当预定的电压施加在源电极SlO与漏电极DlO之间时，预定的电流可以从源电极SlO通过沟道(即，2DEG)流动到漏电极D10。沟道(也就是2DEG)具有非常高的电子迁移率，HEMT可以具有优良的操作性能。此外，由于通过绝缘掩模层MlO防止了沟道(也就是2DEG)的损伤，所以在导通状态下沟道电阻可以非常低。因此，根据本发明实施例的HEMT的导通电阻可以是低的。[0149]图17A和图17B是示出根据本发明另一实施例的HEMT的操作方法的截面图。本实施例的HEMT是如图4A所示的HEMT。
[0150]参照图17A，示出截止状态的HEMT。OV的电压VI’被施加到栅电极G20，此时，2DEG具有对应于凹陷区R20的断开区。因此，本实施例的HEMT可以是常闭器件。
[0151]参照图17B，当大于阈值电压Vth的电压V2’被施加到栅电极G20时，在凹陷区R20下方的断开的2DEG被连接，从而形成完全连接的沟道(也就是2DEG)。即使由于凹陷区R20而在2DEG中存在断开区，但是当相对高的电压V2’被施加到栅电极G20时，耗尽形成层DP20的电特性变化，从而恢复2DEG的断开区。为此，凹陷区R20的宽度可以是窄的。如本实施例一样，当凹陷区R20形成至沟道层C20与沟道提供层CS20之间的界面并且断开区由于凹陷区R20而形成在2DEG中时，会需要相对高的栅极电压V2’以导通HEMT。在这点上，用于导通图17B的HEMT的栅极电压V2’可以大于图16B的栅极电压V2。
[0152]根据本发明实施例的HEMT可以用作例如功率器件。然而，本发明不限于此，也就是HEMT可以应用为除了功率器件之外的各种器件。
[0153]图18A至图18E是示出根据本发明另一实施例的制造HEMT的方法的截面图。在下文，将主要描述图18A至图18E与图1OA至图1OE之间的差异。
[0154]参照图18A，沟道层200可以形成在基板100上，沟道提供层300’可以形成在沟道层200上。图18A中的沟道提供层300’可以由与之前参照图1OA描述的沟道提供层300相同的材料形成，然而与沟道提供层200相比，沟道提供层300’可以具有减小的厚度。
[0155]参照图18B，第一掩模绝缘层400a可以形成在沟道提供层300’上。第一掩模绝缘层400a可以包括电介质材料(例如，硅氧化物或硅氮化物)。第一掩模绝缘层400a可以限定暴露沟道提供层300’的凹陷区R1’。
[0156]参照图18C，第二掩模绝缘层400b可以形成在第一掩模绝缘层400a上。第二掩模绝缘层400b可以限定暴露沟道提供层300’的开口。
[0157]参照图18D，耗尽形成层500可以形成在沟道提供层300’上的凹陷区R1’中。
[0158]参照图18E，第二掩模绝缘层400b和第一掩模绝缘层400a可以被图案化以暴露沟道提供层300’的侧区域。源电极700A和漏电极700B可以形成在沟道提供层300’的暴露侧区域处。栅电极600可以形成在耗尽形成层500上。栅电极600可以直接形成在耗尽形成层500上，但是示例实施例不限于此。
[0159]应当理解，这里描述的示范实施例应该被认为仅是描述的含义而不是为了限制的目的。在每个实施例中的特征或方面的描述应当通常被认为可适用于其他实施例中的类似的特征或方面。例如，本领域普通技术人员将理解，图1至图9所示的HEMT结构可以被不同地修改。更具体地，除基于GaN的材料之外的其他材料可以用于形成沟道层和沟道提供层。此外，沟道层与沟道提供层的位置之间的关系可以互换。此外，参照图1OA至图15以及图18A至图18E描述的制造方法可以被不同地修改。另外，本领域普通技术人员将理解，除HEMT之外，本发明的思想还可以应用于其他半导体器件。虽然已经具体示出并描述了一些示例实施例，但是本领域普通技术人员将理解，可以在其中进行形式和细节的变化而不背离权利要求的精神和范围。
[0160]本申请要求于2012年7月19日在韩国知识产权局提交的韩国专利申请N0.10-2012-0078956的权益，其公开通过引用整体结合于此。
【权利要求】
1.一种高电子迁移率晶体管，包括: 第一半导体层； 第二半导体层，在所述第一半导体层中感生二维电子气； 绝缘掩模层，设置在所述第二半导体层上，所述绝缘掩模层限定暴露所述第一半导体层的一部分和所述第二半导体层的一部分中的一个的开口； 耗尽形成层，设置在所述第一半导体层的该部分和所述第二半导体层的该部分中的被所述开口暴露的一个上，所述耗尽形成层配置为在所述二维电子气中形成耗尽区； 栅极，设置在所述耗尽形成层上；以及 源极和漏极，设置在所述第一半导体层和所述第二半导体层中的至少一个上，所述源极和所述漏极与所述栅极间隔开。
2.如权利要求1所述的高电子迁移率晶体管，其中所述绝缘掩模层的一部分位于所述耗尽形成层的末端与所述第二半导体层之间，所述绝缘掩模层的另一部分位于所述耗尽形成层的另一末端与所述第二半导体层之间。
3.如权利要求1所述的高电子迁移率晶体管，其中所述第二半导体层包括凹陷区，所述绝缘掩模层中的所述开口暴露所述凹陷区的至少一部分，所述耗尽形成层设置在所述凹陷区上。
4.如权利要求3所述的高电子迁移率晶体管，其中所述绝缘掩模层设置在所述第二半导体层的除了所述凹陷区之外的上表面上，所述凹陷区的底表面和内侧表面被所述绝缘掩模层中的所述开口暴露。
5.如权利要求3所·述的高电子迁移率晶体管，其中所述绝缘掩模层设置在所述第二半导体层的上表面和所述凹陷区的内侧表面上，所述凹陷区的底表面被所述开口暴露。
6.如权利要求3所述的高电子迁移率晶体管，其中所述绝缘掩模层设置在所述第二半导体层的上表面、所述凹陷区的内侧表面、以及所述凹陷区的底表面的一部分上，所述底表面的其余区域被所述开口暴露。
7.如权利要求6所述的高电子迁移率晶体管，其中所述凹陷区的所述底表面的被暴露其余区域是所述底表面的中心部分或邻近于所述中心部分的部分。
8.如权利要求3所述的高电子迁移率晶体管，其中所述凹陷区形成至比所述第一半导体层与所述第二半导体层之间的界面浅的深度。
9.如权利要求8所述的高电子迁移率晶体管，其中所述凹陷区形成至一深度水平，在该深度水平，所述二维电子气保持在所述第一半导体层与所述第二半导体层之间的界面上，所述二维电子气的对应于所述凹陷区的部分由于所述耗尽形成层而耗尽。
10.如权利要求8所述的高电子迁移率晶体管，其中在所述凹陷区下面的所述第二半导体层的厚度大于或等于5nm。
11.如权利要求3所述的高电子迁移率晶体管，其中所述凹陷区形成至所述第一半导体层与所述第二半导体层之间的界面。
12.如权利要求11所述的高电子迁移率晶体管，其中所述凹陷区的底表面的宽度小于或等于0.5 μ m。
13.如权利要求1所述的高电子迁移率晶体管，其中所述第一半导体层包括基于GaN的材料。
14.如权利要求1所述的高电子迁移率晶体管，其中所述第二半导体层具有单层结构和多层结构中的一种，所述第二半导体层包括从包含铝、镓、铟和硼中的至少一种的氮化物中选择的至少一种材料。
15.如权利要求1所述的高电子迁移率晶体管，其中所述耗尽形成层包括P型半导体。
16.如权利要求1所述的高电子迁移率晶体管，其中所述耗尽形成层包括掺杂有P型杂质的区域。
17.如权利要求1所述的高电子迁移率晶体管，其中所述耗尽形成层包括基于II1-V族的氮化物半导体。
18.如权利要求1所述的高电子迁移率晶体管，还包括从所述栅极在所述绝缘掩模层上延伸的场板。
19.如权利要求18所述的高电子迁移率晶体管，其中所述场板在所述栅极与所述漏极之间在所述绝缘掩模层上延伸。
20.如权利要求1所述的高电子迁移率晶体管，其中所述高电子迁移率晶体管是常闭器件。
21.一种高电子迁移率晶体管的制造方法，该方法包括: 形成第一半导体层； 形成第二半导体层，所述第二半导体层在所述第一半导体层中感生二维电子气； 在所述第二半导体层上形成绝缘掩模层，所述绝缘掩模层具有暴露所述第一半导体层的一部分和所述第二半导体层的一部分中的一个的开口； 在所述第一半导体层的该部分和所述第二半导体层的该部分中的被所述开口暴露的一个上形成耗尽形成层，所述耗尽形成层配置为在所述二维电子气中形成耗尽区； 在所述耗尽形成层上形成栅极；以及 在所述第一半导体层和所述第二半导体层中的至少一个上形成源极和漏极，所述源极和所述漏极与所述栅极间隔开。
22.如权利要求21所述的方法，其中所述绝缘掩模层的一部分位于所述耗尽形成层的末端与所述第二半导体层之间，所述绝缘掩模层的另一部分位于所述耗尽形成层的另一末端与所述第二半导体层之间。
23.如权利要求21所述的方法，还包括在所述第二半导体层中形成凹陷区， 其中所述凹陷区的至少一部分被所述绝缘掩模层中的所述开口暴露，所述耗尽形成层形成在所述凹陷区上。
24.如权利要求23所述的方法，其中所述绝缘掩模层形成在所述第二半导体层的除了所述凹陷区之外的上表面上，所述凹陷区的底表面和内侧表面被所述绝缘掩模层中的所述开口暴露。
25.如权利要求23所述的方法，其中所述绝缘掩模层形成在所述第二半导体层的上表面和所述凹陷区的内侧表面上，所述凹陷区的底表面被所述开口暴露。
26.如权利要求23所述的方法，其中所述绝缘掩模层形成在所述第二半导体层的上表面、所述凹陷区的内侧表面、以及所述凹陷区的底表面的一部分上，所述底表面的其余区域被所述开口暴露。
27.如权利要求26所述的方法，其中所述凹陷区的所述底表面的被暴露其余区域是所述底表面的中心部分或邻近于所述中心部分的部分。
28.如权利要求23所述的方法，其中所述凹陷区形成至比所述第一半导体层与所述第二半导体层之间的界面浅的深度。
29.如权利要求28所述的方法，其中所述凹陷区形成至一深度水平，在该深度水平，所述二维电子气保持在所述第一半导体层与所述第二半导体层之间的界面上，所述二维电子气的对应于所述凹陷区的部分由于所述耗尽形成层被耗尽。
30.如权利要求23所述的方法，其中所述凹陷区形成为暴露所述第一半导体层的一部分。
31.如权利要求21所述的方法，其中所述第一半导体层包括基于GaN的材料。
32.如权利要求21所述的方法，其中所述第二半导体层具有单层结构和多层结构中的一种，所述第二半导体层包括从包含铝、镓、铟和硼中的至少一种的氮化物中选择的至少一种材料。
33.如权利要求21所述的方法，其中所述耗尽形成层包括P型半导体。
34.如权利要求21所述的方法，其中所述耗尽形成层包括掺杂有P型杂质的区域。
35.如权利要求21所述的方法，其中所述耗尽形成层包括基于II1-V族的氮化物半导体。
36.如权利要求21所述的方法，还包括形成从所述栅极在所述绝缘掩模层上延伸的场板。
37.一种高电子迁移率晶体管，包括: 第一半导体层； 第二半导体层，在所述第一半导体层上，所述第二半导体层配置为在所述第一半导体层中感生二维电子气； 彼此间隔开的第一电极、第二电极和第三电极，在所述第一半导体层和所述第二半导体层的至少一个上； 耗尽形成层，配置为在所述二维电子气中形成耗尽区，所述耗尽形成层在所述第二电极和所述第二半导体层之间；以及 绝缘掩模层，限定开口，所述耗尽形成层的至少一部分延伸到该开口中。
38.如权利要求37所述的高电子迁移率晶体管，其中所述第二半导体层的上表面限定凹陷区， 所述绝缘掩模层中的所述开口暴露所述第一半导体层的一部分和所述第二半导体层的一部分中的一个，并且 所述耗尽形成层在所述第二半导体层的所述凹陷区中。
39.如权利要求37所述的高电子迁移率晶体管，其中所述绝缘掩模层覆盖所述第二半导体层的在所述第二半导体层的所述凹陷区中的至少一个内侧表面。
40.如权利要求37所述的高电子迁移率晶体管，其中所述第一半导体层包括基于II1-V族的化合物半导体，并且 所述第二半导体层包括基于II1-V族的化合物半导体，其具有与所述第一半导体层相比不同的极化特性、不同的能带隙和不同的晶格常数中的至少一个。
41.如权利要求37所述的高电子迁移率晶体管，还包括从所述第二电极延伸在所述绝缘掩模层上的场板，所 述场板与所述第一电极和所述第三电极间隔开。
【文档编号】H01L21/335GK103579329SQ201310130438
【公开日】2014年2月12日 申请日期:2013年4月16日 优先权日:2012年7月19日
【发明者】全佑彻 申请人:三星电子株式会社