具有敷镀通孔的构件及制造方法
【专利摘要】本发明涉及一种用于制造构件的方法和具有带有敷镀通孔的半导体衬底的构件，其中，敷镀通孔被空槽围绕，其中，半导体衬底在一个面上具有第一层，其中，第一层在该第一面上覆盖空槽，其中，半导体衬底在第二面上具有第二层，其中，第二层在该第二面上覆盖空槽，其特征在于，敷镀通孔被环形结构围绕，其中，环形结构由半导体衬底制成并且所述围绕该环形结构的空槽被优选在与用于敷镀通孔的空槽相同的过程步骤中或者说同步／同时地制成。
【专利说明】具有敷镀通孔的构件及制造方法
【技术领域】
[0001]本发明涉及一种按权利要求1所述的具有带有敷镀通孔的半导体衬底的构件和按权利要求20所述的用于制造构件的方法。
【背景技术】
[0002]DE 10 2009 045 385 Al公开了一种具有半导体衬底和敷镀通孔的构件。敷镀通孔被以金属线路的形式构造成，其被设置在半导体衬底中并从衬底的上面通到底面。敷镀通孔通过绝缘层与围绕的半导体衬底分隔开。在另一种实施方式中，敷镀通孔通过环形的沟道与围绕的半导体衬底分隔开。
【发明内容】
[0003]本发明的任务在于，提供一种具有半导体衬底和导电的敷镀通孔的构件，其中，所述敷镀通孔可被机械稳定地并且成本有利地制造。
[0004]本发明的任务通过按权利要求1所述的构件并且通过按权利要求20所述的方法解决。
[0005]所述构件的其它有利的实施方式在从属权利要求中予以说明。
[0006]所述构件的一个优点在于，敷镀通孔可被简单并且成本有利地制造，此外还机械稳定地构造成并且在敷镀通孔的区域中形成小的(寄生)电容。这由此实现，即敷镀通孔被半导体材料的环形结构围绕。此外，敷镀通孔与围绕的半导体衬底通过围绕环形结构的环形沟道电分隔开。使用具有通道的环形结构保证了敷镀通孔的高的机械稳定性，所述通道被用导电材料至少部分地填充并且所述通道优选在与围绕环形结构的环形沟道相同的过程步骤中或者说同步/同时地制成。此外，环形结构提供了可能性，即，使用多种简单的用于填满通道的制造方法，这从CVD、ALD、i贱射、电镀技术(Galvanotechnik)、分配(Dispensen)直到金属材料的液态充填或例如借助于丝网印刷方法的膏状压入来实现。
[0007]在一种构造形式中，第一层至少部分地在空槽上方和/或在敷镀通孔的区域中以栅格结构的形式构造成。栅格结构一方面能够使构件简单的加工及另一方面能够可靠及稳固地封闭围绕环形结构的空槽。
[0008]在另一种实施方式中，第一层具有绝缘层和/或防潮层。借助绝缘层提供了可靠的电绝缘及借助防潮层提供了防止湿气渗入到空槽和/或敷镀通孔中的可靠保护。
[0009]敷镀通孔在另一种实施方式中被套管状地构成，其中，敷镀通孔被设置在环形结构的内侧面上。通过套管形形状在小的材料开支的情况下提供了良好导电的敷镀通孔。
[0010]在另一种实施方式中，套管状的敷镀通孔被用绝缘材料填满。按照这种方式，敷镀通孔被防湿气地受到保护并且敷镀通孔的机械稳定性得到改善。
[0011]在另一种实施方式中，敷镀通孔在第一层的区域中具有阶梯状扩宽的直径。按照这种方式，一方面使敷镀通孔的制造得到简化及另一方面使敷镀通孔的导电性及特别是敷镀通孔的电触点接通得到改善。[0012]在另一种实施方式中，敷镀通孔在第一层的区域中具有阶梯状缩窄的直径。这种实施方式提供的优点是，在用于构造敷镀通孔的导电材料沉积时，自动地保留一个不被填充的区域。这种构型的优点是，可更好地减少由于在用于构造敷镀通孔的材料与围绕的半导体材料之间的热膨胀系数的差异而引起的应力。
[0013]在构造具有敷镀通孔的构件时，所述敷镀通孔的直径在第一层的区域中扩宽，低欧姆的敷镀通孔可以简单的方式作为实心圆柱体或者也可以作为空心圆柱体构成。
[0014]在另一种实施方式中，敷镀通孔在外侧面上被用绝缘层覆盖。按照这种方式，改善了相对围绕的环形结构及相对构件的电绝缘。
[0015]在另一种实施方式中，第一层以栅格结构和施加在其上的绝缘层的形式构造成。栅格结构与空槽相邻地设置。由此通过设置栅格结构实现了简单的加工并通过设置绝缘层实现了空槽的可靠封闭。栅格结构也与环形结构固定，使得实现了用于环形结构的提高的机械稳定性。
[0016]在另一种实施方式中，第二栅格结构被设置在第一层中，其中，第二栅格结构被构造在绝缘层与第一栅格结构之间。第二栅格结构由一种金属或金属化合物、例如氧化金属化合物(Metalloxidverbindung)构成。第二栅格结构的优点在于，在绝缘-开槽过程中，在第二栅格结构上的蚀刻作用比在由绝缘材料、特别是氧化硅制成的栅格中明显更小。这又导致，栅格的蚀刻空穴必须仅仅最小化地扩张并且为了将其封闭必须沉积少量的封闭氧化物。这个优点主要是在高的蚀刻深度和与此相关的长的蚀刻时间的情况下引人注目。
[0017]在另一种实施方式中，第二栅格与敷镀通孔导电地连接。按照这种方式可以提供一种电屏蔽，所述电屏蔽用于抑制在敷镀通孔上和例如设置在半导体衬底中或设置在第二层中的电路和/或电子电路的干扰信号。在另一种实施方式中，第二栅格被作为电容器结构使用，所述电容器结构与敷镀通孔和馈电线是电绝缘的。按照这种方式，也可以实现干扰信号的抑制。
[0018]在另一种实施方式中，敷镀通孔延伸通过第一和第二栅格。这种实施方式提供的优点是，在沉积用于构造敷镀通孔的导电材料时，所述材料优选沉积在表面上。这种沉积过程这样长时间地进行，直至第二栅格在表面上生长。按照这种方式实现了，尽管在环形结构中实现了横截面大的空槽，所述空槽具有环形结构的半导体材料的蚀刻率方面的优点，但是环形结构的空槽通过敷镀通孔的导电材料的封闭仅仅导致表面上很小的形貌结构。这样已经能够在金属化沉积之后将标准平版印刷方法用于所施加的金属层的结构化。
[0019]在另一种实施方式中，环形结构具有多个敷镀通孔，根据设计规划可在这些敷镀通孔上显示电容或电感，其连接可以在构件上侧面上或在构件本身中实现。
[0020]在另一种实施方式中，印制导线作为屏蔽使用。
[0021]所说明的构件的优点是，降低了在低欧姆的敷镀通孔与衬底之间的寄生电容。此夕卜，对于敷镀通孔不再需要高掺杂的半导体材料，这样在ASIC中也能够使用这种类型的敷镀通孔。
【专利附图】
【附图说明】
[0022]下面借助附图对本发明进行详细介绍。示出了:
[0023]图1至3用于制造构件的三个方法步骤；[0024]图4至8构件的其它实施形式；
[0025]图9和10用于制造构件的另一实施形式的两个方法步骤；
[0026]图11构件的一种附加实施形式；
[0027]图12至14用于制造另一构件的方法步骤；
[0028]图15至17用于制造另一构件的方法步骤；
[0029]图18至20用于制造构件的另一实施形式的方法步骤；
[0030]图21至23在环形结构中具有多个敷镀通孔的构件的不同实施形式；以及
[0031]图24至27具有第二栅格结构的构件的不同实施形式。
【具体实施方式】
[0032]图1在示意性的截面图中示出衬底1，该衬底例如构造为特别是由硅构成的半导体衬底。衬底I具有一个环形空槽2，该环形空槽围绕环形结构3并且与其另外的衬底I电绝缘。环形结构3具有第二空槽4。无论是第一空槽2还是第二空槽4均延伸通过衬底I的整个厚度并且优选在相同的过程步骤中或同步/同时地制造。取决于所选择的实施方式，在衬底I的上侧面上可构造有电路和/或电子电路5。电路5被示意性地在衬底I正面上作为方框不出。衬底I的背面被用第一层6覆盖。第一层6具有栅格层7,其与衬底I的背面并且与环形结构3的背面相连接。栅格层7至少部分地在空槽2的区域中具有栅格结构8。栅格层7例如由绝缘材料、特别是由氧化物、特别是氧化硅制成。
[0033]此外，第一层6具有封闭层9，该封闭层设置在栅格层7上。封闭层9由绝缘材料、特别是氧化物、例如氧化硅构成。封闭层9既在栅格结构8的区域内，也在另外的区域中覆盖栅格层7。
[0034]衬底I的正面被用第二层10覆盖。第二层10具有第一绝缘层11，其设置在衬底I的正面上并且遮盖空槽2、4。第一绝缘层11例如由氧化物、特别是氧化硅构成。在第一绝缘层11内设有电线路12，所述电线路被一直通到第二空槽4的区域中。在所示的实施例中，电线路12与电路5连接。取决于所选择的实施方式，电线路12也可与其它电路相连接。
[0035]在所示的实施例中，第二层10具有功能层13，在所述功能层中设有可动结构和/或电路。可动结构可以传感器结构、例如惯性传感器的形式构造成。例如功能层13由外延层构成。在功能层13的正面上构造有覆盖层14。覆盖层14例如可以由半导体材料构成并以罩晶片的形式实现。取决于所选择的实施方式，也可以放弃功能层13和/或覆盖层14。
[0036]图1中所示的构件15例如被构造为具有键合的罩晶片的ASIC /传感器晶片。但是，该构件也可以其它实施方式构成，其中使用穿过衬底的导电的敷镀通孔。
[0037]作为附加或替代惯性传感器，也可在功能层13中设有压力传感器。此外，覆盖层14可以具有另外的空槽，这些空槽设置在功能层13的传感器结构的区域中，以改善传感器结构的运动自由度。覆盖层14在可以传感器晶片形式构造成的功能层13上的连接例如采用标准的键合方法实现，例如密封玻璃-键合、低共熔键合或熔融键合。可选择地，衬底I在背面上通过磨削、CMP和等离子体蚀刻而变薄，以便减少开槽时间或转换所需的最大堆叠厚度。此外，后者可要求变薄覆盖层14。
[0038]为了实施穿过衬底I的电触点接通，例如为了使电路5触点接通，从衬底I的背面实现电接入。空槽2和第二空槽4以这种方式制造，即栅格层7沉积在衬底I上并且被结构化。结构化的栅格层7接着被用作为沟槽-蚀刻掩膜，以便去除在空槽2和第二空槽4的区域中位于其下方的衬底材料。按照这种方式，构成被空槽2围绕的环形结构3。此外，按照这种方式同步/同时地在环形结构3中开设第二空槽4。环形结构3不仅固定在栅格层7上，而且固定在第二绝缘层11上。栅格层7在此承担多个功能。一方面，栅格层7作为蚀刻掩膜使用并将环形结构固定在其表面上。另一方面，栅格结构7以栅格结构8的形式用作为用于无支撑的膜片的基底，所述栅格结构被构造在环形结构与围绕的衬底I之间。
[0039]图1示出在利用封闭层9绝缘沟槽和封闭栅格结构7之后的状态。设置在第二空槽4的区域中的电线路12优选具有比第二空槽4更大的面积并以这种方式设置，即电线路12覆盖第二空槽4的面积。
[0040]借助于标准平版印刷法，在等离子体蚀刻步骤之后，去除在第二空槽上的封闭层9和栅格层7。在第一层6中、也就是在栅格层7中及在封闭层9中的开口 20在此被选择略大于第二空槽4的直径。在该蚀刻步骤中，同时实现了第一绝缘层11在第二空槽4的底部上的腐蚀21，其中，蚀刻过程在电线路12上停止。电线路12例如是多层金属化的部件，所述多层金属化被在第二层10中构造。这种方法情况在图2中示出。
[0041]正如从图3所看到的那样，为了构造敷镀通孔16借助标准方法、例如CVD、ALD、溅射、电镀技术、分配、喷墨(Inkjetten)或丝网印刷将传导材料例如钨、铜、铝、铝硅铜(AlSiCu)、铝铜(AlCu)、银或金施加到第二空槽4中。根据沉积方法，所述材料如果需要可在衬底的表面上借助于CMP方法平整化。在此，例如沉积在衬底表面上及在第二空槽4中的材料仅被表面平整化，以便能够借助标准平版印刷法实现其结构化。此外，沉积的材料可以这种程度平整化，直到填充材料被从衬底表面去除并且仅在第二空槽4中还存在填充材料。在第一种方法中，印制导线和键合焊盘可以由填充材料构成。在第二种方法中，印制导线和键合焊盘在一个单独的方法步骤中制造。
[0042]在构成敷镀通孔16和印制导线17以及键合焊盘18之后，还可以选择在封闭层9和印制导线17以及键合焊盘18上施加保护层19。保护层19也可以选择性地具有防潮层。接着，重新去除在键合焊盘18区域中的保护层19。保护层19可以由绝缘材料、例如氧化硅构成。防潮层例如可以由氮化硅(Si3N4)构成。借助所说明的方法可以简单的方式实现穿过衬底I的低欧姆的敷镀通孔16，所述敷镀通孔是机械稳定的并且具有低的寄生电容。敷镀通孔16与电线路12连接。
[0043]环形结构3在所说明的装置中作为辅助结构使用，在其内壁上沉积有低欧姆的层。根据填充方法，该环形结构用作用于在衬底表面与在传感器正面上的多层金属布线之间金属化的电桥(例如在CVD或ALD情况下)或者用作为侧向界限，用于避免流动到绝缘区域中，所述绝缘区域通过空槽2提供(例如在喷墨、分配或丝网印刷方法的情况下)。
[0044]因此，具有敷镀通孔16形式的低欧姆的芯的、以电绝缘的环形结构形式的敷镀通孔变型方案的使用也可以在ASIC上实现，其中，衬底材料通常具有非常低的掺杂并且因此具有低的电导。
[0045]在图3中，敷镀通孔3被圆柱形地构造，其中，敷镀通孔3的直径被在第一层6的区域中扩宽，特别是阶梯状地扩宽。
[0046]图4示出了构件的另一种实施方式，其中，敷镀通孔16被套管状地构成。在此，敷镀通孔16既在环形结构3的内侧面上，也在栅格层7和封闭层9的相应内侧面上被套管状地构成。此外，敷镀通孔16具有空腔22，该空腔被圆柱形地构造并且从衬底I的正面出发一直延伸到栅格层7中。因此，敷镀通孔16具有套管形形状，其中，设置在电线路12上的底部区域23同样通过敷镀通孔16的材料构成。保护层19在所示出的实施例中设置在敷镀通孔16的上端部区域中并且延伸直到栅格层7的区域中。因此，空腔22通过保护层19被封闭。
[0047]图5示出构件15的另一种实施方式，其中，敷镀通孔16的空腔22被用第一层6区域中的保护层19完全填满。
[0048]图6示出了所述构件的另一种实施方式，其中，敷镀通孔16的截面在第一层6的区域中并不扩宽、而是保持不变。在图6中，敷镀通孔16被构造为圆柱形的实心材料。
[0049]图7示出了所述构件的另一种实施方式，其中，敷镀通孔16的直径在第一层的区域中并不扩宽、而是保持不变及此外，在敷镀通孔16中设有空腔22。因此，敷镀通孔16在图7中被套管状地构成。空腔22通过第一层6的区域中的保护层19封闭。
[0050]图8与图7的实施方式基本上相应，但其中空腔22被用保护层19完全填满。
[0051]图9和10示出了用于制造套管状的敷镀通孔16的方法步骤，其中，敷镀通孔16在第一层6的区域中的截面小于在环形结构3的区域内的截面。在图9示出了一个方法步骤，其中，在第一层6中到第二空槽4的接入开口 20小于第二空槽4的直径。这样通常会导致，在金属传导材料在第二空槽4的区域中沉积时保留一个不被填充的空腔22，如图10中所示。这种实施方式的优点是，可以更好地减少由于在敷镀通孔的导电材料与环形结构3的材料之间的热膨胀系数中的差异而产生的应力。
[0052]图11示出了所述构件的另一种实施方式，该构件具有套管形状的敷镀通孔16，其中，套管形状在第一层6的区域中的直径小于在环形结构3的区域中的直径。此外，套管状的敷镀通孔16在内侧面上用保护层19覆盖并且敷镀通孔16的上凸缘24利用保护层填满。此外，在敷镀通孔16中构造有不被填充的空腔22。所述不被填充的空腔22在所示的实施例中被保护层19包围。
[0053]根据用于制造低欧姆的敷镀通孔16所使用的技术，有利的可以是，第二空槽4设有较大的直径。因为第二空槽4应与空槽2同时制造，所以在这种情况下也适用，穿过栅格掩膜地去除在第二空槽4的区域中的衬底材料。在用封闭层9封闭栅格层7后，可以获得几乎平整的表面，所述表面又能够实现标准过程步骤、例如通过旋压覆盖法(Spinbelackung)涂覆光刻胶(Fotolack)的使用。该方法情况在图12中示出。图12基本上相应于图1的设置，但其中第二空槽4的直径较大并且栅格层7的栅格结构8设置在第二空槽4上方。
[0054]图13和14示出已经借助图2和3解释的、用于制造圆柱形的敷镀通孔16的方法步骤。
[0055]图15至17示出了用于制造敷镀通孔的另一种变型方案，其中，电线路12在第二空槽4的底部区域中被设置在相对第二空槽4的界面上。这种方法的优点在于，在用于制造第二空槽4的过程中，必须少量地去除或不必去除第一绝缘层11的材料，以便露出至电线路12的接触区域。用于构造第一和第二空槽2、4的绝缘-开槽过程停止在电线路12上。因此，加速了制造方法。
[0056]图18至20类似于图1至3地示出了用于构成具有空腔22的敷镀通孔的方法步骤，其中，敷镀通孔16的截面在第一层的区域中与在环形结构3的区域相比减小。此外，在施加用于构造敷镀通孔16的导电材料之前，第二绝缘层25不仅沉积在第一层6上，而且也沉积在第二空槽4中。在此，电线路12也被覆盖。在图19中示出的后续方法步骤中，第二绝缘层25被从第一层6及从电线路12去除。第二绝缘层25可以由氧化物，例如由氧化硅制成。在使用氧化硅时，第二绝缘层25借助各向异性的等离子体蚀刻步骤在电线路12的区域中以及从第一层6的上侧面去除。在环形结构3的内表面的区域中保留第二绝缘层25。在第一层6的通路区域内同样如此。随后在第二空槽4中设置具有空腔22的敷镀通孔16。此外，沉积印制导线17并且施加保护层19。
[0057]按照这种方式，电绝缘的敷镀通孔16构成在环形结构3中，如图20中所示。图20的敷镀通孔具有空腔22。取决于所选择的实施方式，敷镀通孔16的类型也可以具有已经说明的其它形状。第二绝缘层25的优点在于，敷镀通孔16与围绕的环形结构3电绝缘。
[0058]通过设置第二绝缘层25，可在连续的环形结构3中设置多个导电的敷镀通孔16，如图21中所示。图21中所示的三个敷镀通孔16相同地构造并且彼此电绝缘。取决于所选择的敷镀通孔16的连接，环形结构3的敷镀通孔16可以形成一个电容器，该电容器与另外的电路5、例如ASIC的电路部分相连接。此外,每个敷镀通孔16均与自身的电线路12相连接。在这种情况下，附加沉积的第二绝缘层25和环形结构3的例如由硅构成的材料承担电介质的功能。利用所说明的方法，可在衬底I的内部构成具有高的电容值的圆柱体电容器和平板式电容器。这种实施方式在衬底I以传感器晶片的形式构成时特别适用。
[0059]图22示出了根据图21的具有多个敷镀通孔16的装置，但其中，敷镀通孔16可以形成一个电容器并且通过印制导线17与键合焊盘18相连接。敷镀通孔16在底面上与电线路12连接，这些电线路设置在第一绝缘层11中，但并不强制地与电路5相连接及这些电线路具有蚀刻停止层的功能。利用这种类型的电容器结构，例如可降低或消除至电路、例如ASIC的接入线路中的干扰电压。
[0060]如前所述，在适当设计和布局设计的情况下，也可以实现能够集成到开关电路中的线圈。
[0061]图23示出一种具有带有多个敷镀通孔16的环形结构3的实施形式，所述敷镀通孔通过第二绝缘层25与该环形结构3电绝缘。中间的敷镀通孔作为信号线路使用，其中，侧旁的敷镀通孔仅用于屏蔽。仅仅中间的敷镀通孔16与电路5连接。替代两个侧旁的敷镀通孔，也可以设有另外的侧旁的敷镀通孔，所述另外的侧旁的敷镀通孔环形地围绕中间的敷镀通孔并用作屏蔽。按照这种方式，实现了绕着穿过衬底I的信号线路的电屏蔽。取决于所选择的实施方式，也可以去除敷镀通孔16之间的环形结构3的材料，这些敷镀通孔设有第二绝缘层25。
[0062]图24示出了基本上相应于图3的实施形式的构件的另一种实施方式，但其中，附加地在栅格层7与封闭层9之间、特别是在栅格结构8的区域中设置第二栅格层26。第二栅格层26在此可具有与栅格结构8或栅格层7类似或相同的形状。第二栅格层26由导电材料、特别是由金属制成。替代两个栅格层7、26地，也可以仅构成一个单独的栅格层7，所述栅格层由导电材料、特别是由金属制成并且该栅格层在栅格结构8的区域中可直接位于衬底I上。但在这种实施方式中需要注意的是，在敷镀通孔16与围绕该敷镀通孔的衬底I之间不产生短路。金属例如可以是铝-铜混合物。该导电的栅格层的优点在于，在同步/同时制造空槽2和第二空槽4的绝缘-开槽过程中，在金属栅格26上的蚀刻作用比在由绝缘材料、特别是由氧化硅制成的栅格8中明显更小。这又导致栅格的蚀刻空穴仅最小化地扩宽并且为了将其封闭必须沉积封闭层9的少量材料、特别是氧化物。这一优点主要是在高的蚀刻深度和与此相关的长的蚀刻时间情况下引人注目。
[0063]图25示出了图24的实施形式的另一种变型方案，其中，第二栅格层26通过一个连接与印制导线17相连接。因此，在印制导线17与第二栅格层26之间形成电位平衡。此夕卜，图25具有的其它特点是，印制导线17在面积上这样大得构造，使得整个空槽2得到覆盖。因此，印制导线17具有至少一个圆面或有角的区段。按照这种方式，栅格结构8和第二栅格层26被印制导线17覆盖。此外，大面积的印制导线17以阻挡层的形式例如防止湿气地起作用，所述湿气可渗入到位于其下方的第二空槽中。
[0064]图26不出了基本上相应于图25的另一种实施方式,但其中，第二栅格层26与印制导线17电分隔开并且具有自身的键合焊盘27。在构件15的视图上示出了用于印制导线17连同敷镀通孔16和第二栅格层26的等效电路图，其中，在印制导线17与导电的第二栅格层之间构成电容Cl。利用图26中所示的设置可以构成平面电容器结构，所述电容器结构基本上通过印制导线17和第二栅格层26构造成。该电容器结构例如可被用于抑制干扰信号，这些干扰信号可在通过印制导线17和敷镀通孔16传导到电路5、特别是ASIC的信号中借助于作为电容器的对应电极起作用的第二栅格层26进行抑制。
[0065]图27示出了基本上相应于图24的实施形式的另一种实施形式，但其中与图24的实施形式相反地，敷镀通孔16具有空腔22。此外，第二空槽4的截面具有比图24的第二空槽4的截面更大的值。此外，在敷镀通孔16的凸缘24的区域中设置栅格层7和第二栅格层26。因此，第二栅格层26直接通过凸缘24与敷镀通孔16导电地连接。
[0066]开口 20的大的宽度和第二空槽4的大的宽度可被用于，通过CVD或ALD方法将低欧姆的材料例如钨或铝沉积到第二空槽4中。所述低欧姆的材料在那里优选沉淀在表面上。沉淀过程这样长时间地进行，直至在表面上生长出第一和第二栅格层7、26。这种实施形式提供的优点是，尽管大的开口 20提供了在用于构成第二空槽4的腐蚀速率方面的优点，通过低欧姆材料可实现对第一和第二栅格结构7、26的封闭，而无需在衬底I的表面上构成大的形貌结构。这样能够在金属化沉积后就已经采用标准平版印刷法用于所施加的金属层的结构化。
[0067]所说明的构件和所说明的方法可在使用用于电触点接通的倒装芯片技术的所有
产品中使用。
[0068]附图分别示出了环形结构3，其中，在一个半导体衬底中同时引入或设置多个具有敷镀通孔的环形结构。
[0069]对于所有的实施形式适用的是，环形结构3不必强制地环形或圆形地构成，而是可以具有任意的形状。敷镀通孔16同样也可以具有任意的截面。
【权利要求】
1.具有带有敷镀通孔(16)的半导体衬底(I)的构件(15)，其中，敷镀通孔(16)被空槽(2)围绕，其中，该半导体衬底(I)在一个面上具有第一层(6)，其中，第一层(6)在第一面上覆盖该空槽(2)，其中，该半导体衬底在第二面上具有第二层(10)，其中，第二层(10)在第二面上覆盖该空槽(2)，其中，在第一层(6)上设有印制导线(17)，其中，该印制导线与敷镀通孔(16)相连接，其特征在于，该敷镀通孔(16)被一个环形结构(3)围绕，其中，该环形结构⑶由半导体衬底⑴制成。
2.按权利要求1所述的构件，其中，第一层(6)至少部分地在空槽(2)上方和/或在敷镀通孔(16)的区域中具有栅格结构(7，26)形式的层。
3.按权利要求1所述的构件，其中，第一层(6)至少部分地在环形结构(3)上方具有栅格结构(7，26)形式的层。
4.按前述权利要求之一所述的构件，其中，所述敷镀通孔(16)套管状地构成。
5.按权利要求4所述的构件，其中，所述敷镀通孔被用绝缘材料(19)填充。
6.按权利要求1至4之一所述的构件，其中，该敷镀通孔(16)具有圆柱形的空腔。
7.按权利要求1至6之一所述的构件，其中，该敷镀通孔(16)在第一层(6)的区域中具有扩宽的或缩窄的直径。
8.按前述权利要求之一所述的构件，其中，该敷镀通孔至少在环形结构(3)的区域中被绝缘层(25)围绕。
9.按前述权利要求之一 所述的构件，其中，所述栅格结构(6)设置在空槽(2)的上方并且与该环形结构(3)相连接，其中，绝缘层(9)设置在该栅格结构的上方，其中，至少部分地在该栅格结构(6)与该绝缘层之间设置导电的第二栅格结构(26)，其中，第二栅格结构至少部分地设置在第一栅格结构(6)上。
10.按权利要求9所述的构件，其中，第二栅格结构(26)与敷镀通孔(16)导电地连接。
11..按权利要求9所述的构件，其中，第二栅格结构(26)与键合焊盘(18，27)导电连接，以及其中第二栅格层(26)与敷镀通孔(16)电绝缘。
12.按前述权利要求之一所述的构件，其中，一个导电的印制导线(17)被设置在第一层(6)中或上并且一个键合焊盘(18)与该敷镀通孔(16)导电连接。
13.按前述权利要求之一所述的构件，其中，在第二层(11)中设有一个导电线路(12)，其中，所述线路(12)与一个电路、尤其是半导体层(I)的组件或第二层(10)相连接。
14.按权利要求13所述的构件，其中，所述线路(12)在该敷镀通孔(16)的区域中一直通到在半导体衬底与第二层(10)之间的界面。
15.按前述权利要求之一所述的构件，其中，所述环形结构(3)具有多个敷镀通孔(16)。
16.按权利要求15所述的构件，其中，在所述环形结构(3)中的敷镀通孔(16)彼此电绝缘。
17.按权利要求15或16所述的构件，其中，所述敷镀通孔(16)被作为电容器和/或线圈和/或作为屏蔽元件接线。
18.按前述权利要求之一所述的构件，其中，第二层(10)具有一个具有至少一个传感器结构的传感器层。
19.按前述权利要求11至18之一所述的构件，其中，所述印制导线(17)覆盖所述空槽⑵。
20.用于制造构件的方法，其中，提供半导体衬底，其中，该半导体衬底在一个面上具有第二层，其中，该半导体衬底在另一个面上设有栅格结构，其中，穿过该栅格结构地在相同的过程步骤中同时在半导体衬底中施加圆柱形空槽和围绕该圆柱形空槽的环形空槽，使得由半导体衬底制成环形结构，其中，该栅格结构被用绝缘层覆盖，所述绝缘层接着被在圆柱形空槽上方打开，其中，随后将导电材料施加到该圆柱形空槽中，其中，沉积环形结构的至少一个内壁和印制导线的一个区域，其中，所施加的材料形成敷镀通孔，其中，该敷镀通孔与一个电线路导电连接。`
【文档编号】H01L23/64GK103515352SQ201310421157
【公开日】2014年1月15日 申请日期:2013年6月9日 优先权日:2012年6月14日
【发明者】J·莱茵穆特, H·韦伯, T·沙里, Y·贝格曼 申请人:罗伯特·博世有限公司