芯片边缘密封的制作方法
【专利摘要】芯片边缘密封。本说明书涉及一种半导体器件，其具有半导体体身、半导体体身处的绝缘和单元场，所述单元场至少部分地设置在半导体体身中。该单元场具有至少一个p-n结和至少一个触点接通。所述绝缘在半导体体身的横向上由环绕的扩散壁垒限制。
【专利说明】芯片边缘密封
【技术领域】
[0001]本说明书涉及半导体器件。本说明书尤其是涉及场效应控制的半导体器件和移动离子到场效应控制的半导体器件的电气绝缘中的扩散侵入。
【背景技术】
[0002]场效应晶体管(FET)和其他场效应控制的半导体器件(IGBT，栅极控制的二极管)在栅极电极和在其中构造有导电沟道的体身区域之间具有绝缘，该绝缘把栅极电极和体身区域电隔离。该绝缘在许多情况下由二氧化硅组成并且大多称为栅极氧化物(GOX)。
[0003]除栅极氧化物外，可以在半导体器件上施加一个或者多个绝缘层以用于电气绝缘，以便使半导体体身与周围环境电气绝缘。所述绝缘层同样可以由二氧化硅组成并且具有不同的品质。所述绝缘层可以包括氧化物，如场氧化物层(FOX)或者中间氧化物层(ZOX)，并且以不同的配置实施为与栅极氧化物集成在一起、集成到栅极氧化物上或集成到栅极氧化物中。在此，不同的氧化物层在许多情况下彼此邻接。
[0004]半导体的电气绝缘依赖于所使用的氧化物的品质和与半导体器件的功能有关的参数。如Li+、Na+、K+等的离子能够侵入到氧化物中并且在不同的氧化物层内扩散。因此这些离子也称为移动离子。由此，场效应控制的半导体器件的电气绝缘特性受到损害并且其电气特性受到影响，例如起动电压(Vth)降低。
[0005]离子能够在制造过程期间、但是也可以在场效应控制的半导体器件的整个寿命期间侵入到氧化物中，并且在此情况下电气特性改变。
【发明内容】
[0006]本说明书的目的是改进场效应控制的半导体器件。
[0007]为此，本说明书提出一种根据独立权利要求的半导体器件。本说明书涉及如下半导体器件，其具有半导体体身、在该半导体体身处的绝缘和单元场(Zellenfeld)，所述单元场至少部分地设置在半导体体身中。该单元场具有至少一个P_n结和至少一个触点接通。
[0008]所述绝缘在半导体体身的横向上由环绕的扩散壁垒限制。
[0009]替换地或者补充地，扩散壁垒可以在半导体体身的横向上设置在绝缘的栅极段和半导体器件的边缘区域之间。
[0010]利用扩散壁垒能够阻止移动离子在横向上扩散侵入。
[0011]另外可选的特征在从属权利要求中提到，这些从属权利要求可以分别与所有独立权利要求组合。
【专利附图】
【附图说明】
[0012]图1示意性示出半导体器件的边缘区域的片段的横截面图；
[0013]图2不出图1的具有横向扩散壁鱼的第一不例的横截面图；
[0014]图3示出图1和2的具有横向扩散壁垒的第二示例的横截面图；[0015]图4示意性示出具有横向扩散壁垒的半导体器件的俯视图；
[0016]图5示出具有横向扩散壁垒的半导体器件的边缘区域的片段的另一个示例；
[0017]图6不出具有横向扩散壁鱼的半导体器件的一个不例；
[0018]图7和8示出具有横向扩散壁垒的半导体器件的另外的示例。
【具体实施方式】
[0019]下面参考附图详细阐述本发明的实施例。然而本发明不限于具体说明的实施方式，而是可以以适当的方式修改和改变。适当地将一种实施方式的单个特征和特征组合与另一种实施方式的特征和特征组合进行组合以便实现本发明的另外的实施方式落入本发明的范围内。
[0020]在下面根据附图详细阐述本发明的实施例之前指出，相同的元件在附图中配备相同的或者相似的附图标记，并且省略对该元件的重复说明。此外附图不一定是比例正确的。更确切地说，重点放在对基本原理的阐述上。
[0021]像“竖直的”和“横向的”这样的术语在这里指半导体器件的结构方式，如其在半导体领域中使用的那样。半导体器件大多具有正面和与该正面平行的背面，所述正面和背面涉及晶片圆盘的两侧，从这两侧制造半导体器件。术语“竖直的”表示从正面到背面的方向，而术语“横向的”表示平行于正面和/背面的方向。同样，术语“之上”、“之下”涉及半导体自身而不涉及其取向。应该理解，可以旋转半导体器件并且可以以任意的取向放置。
[0022]图1以横截面示意性示出半导体器件I的边缘区段的示例。在图1中为图示目的仅图示半导体器件的器件边缘60和单元场20之间的边缘区域而并非整个半导体器件。半导体器件I包括半导体体身10，其例如可以由硅组成。在该半导体体身10处设置单元场20，其具有一个或者多个触点和至少一个p-n结11。图1中图示的单元场20示例性地包括源极垫或者源极连接端子26，其通过一个或者多个源极电极27与半导体体身10的区域连接。此外，场效应控制的半导体器件包括一个或者多个栅极电极36，所述栅极电极在所示的示例中设置在沟或槽24、25中。栅极电极36通过绝缘40的栅极段、例如栅极氧化物(G0X)46与半导体体身10电气绝缘。这里图示的示例表明一种可能的结构，然而也可以提供任何其他结构。该结构与半导体器件的希望的功能相适配。为此可以在半导体体身10中给不同的区域提供不同的掺杂和不同的传导性，以便实现希望的结构。
[0023]还可以提供这样的沟24、25，所述沟除栅极电极36外还具有例如位于源极电位的场电极，其中两个电极彼此电气绝缘。还可以提供这样的沟，所述沟仅具有场电极(未图示)并且在沟24、25之外给它们提供栅极电极36。还可以放弃沟并且在半导体器件I的正面提供栅极电极，也就是说例如在没有沟的平坦的实现方式中。
[0024]图示的单元场20仅表明可能的作用方式，并且可以补充许多特征。根据希望的功能可以对单元场进行适配，以便将半导体器件I设计为场效应晶体管、IGBT、二极管等。也可以在一个半导体器件中实现和组合多个这样的元件。
[0025]在竖直器件的情况下，至少一个触点、大多是漏极连接端子位于半导体体身的背面上(未图示)。其他连接端子、例如源极连接端子26和栅极连接端子(未图示)位于半导体体身的正面上，该正面在图中图示为上侧。
[0026]栅极连接端子可以通过栅极连接(栅极通道(Gaterunner)) 32电气连接。在图示的示例中，栅极通道32设置在单元场20和半导体器件的侧边缘60之间的区域中。在图示的示例中，在栅极通道下面还存在栅极板34，该栅极板可以由多晶硅或者由另一种导电材料制造。栅极板34通过场氧化物42 (FOX)与半导体体身10电气绝缘。场氧化物42在图示的示例中可以由二氧化硅制造并且与栅极氧化物46连接。场氧化物42可以实施为层并且可以基本上延伸通过半导体器件I的整个正面，其中例如可以在源极电极27的区域中提供场氧化物42中的空隙以用于贯通接触。可以提供另外的空隙。
[0027]除了场氧化物42和栅极氧化物之外可以提供另外的氧化物区域或者其他绝缘区域，例如中间氧化物44。该中间氧化物44可以作为厚层来施加并且例如具有比场氧化物42更大的厚度。中间氧化物44同样可以实施为层并且可以基本上延伸通过半导体器件I的整个正面，其中例如在源极电极27的区域中和在栅极触点接通的区域中为中间氧化物44提供空隙以用于贯通接触。可以提供另外的空隙。
[0028]通过中间氧化物44可以使半导体体身10以及必要时设置在其上的导体、电极等相对于半导体器件的周围环境电气绝缘。
[0029]栅极氧化物46、场氧化物42和中间氧化物44 一起构成绝缘40的一个示例。附加于或者替换于场氧化物42和中间氧化物44以及栅极氧化物46，绝缘40可以包括另外的氧化物层或者氧化物区域。
[0030]中间氧化物44、场氧化物42以及尤其是栅极氧化物46的厚度和品质对绝缘40的绝缘特性负责。氧化物的品质在很大程度上依赖于能够在氧化物内扩散的移动离子的数目。在此，移动离子通常包括锂离子(Li+)、钠离子(Na+)、钾例子(K+)，必要时还包括氯离子(Cl-)以及在较小程度上包括镁离子(Mg++)或者钙离子(Ca++)。
[0031]移动离子能够在与器件直接接触的情况下或者从周围环境中被接收到半导体器件中。在此，移动离子尤其是在绝缘40中是不利的，因为移动离子在这里能够损害绝缘特性。移动离子可以在半导体器件的制造过程期间和在整个寿命期间侵入到绝缘中，使得半导体器件的电气特性可以在寿命内改变。
[0032]为保护绝缘40免受移动离子的损害，可以在绝缘40上施加密封或者扩散阻挡50。扩散阻挡50可以包括氮化硅层52，该氮化硅层52可以至少分段地设置在中间氧化物44上。除了如源极垫26的接触区域以外，氮化硅层52可以覆盖半导体器件I的整个正面。氮化硅证明其自身是良好的扩散阻挡或扩散壁垒，由此能够阻止移动离子在竖直方向上的侵入。除氮化硅以外，结晶硅、多晶硅、酰亚氨和不同的金属(例如AlSiCu)都是抵御移动离子的扩散的极为有效的壁垒。
[0033]扩散阻挡50例如也可以包括酰亚氨层54。酰亚氨层54可以施加在氮化硅层52上。
[0034]如果把具有多个半导体器件的晶片分离成单个的半导体器件——所述多个半导体器件在通过半导体体身的竖直方向上包括绝缘40和扩散阻挡50，则可以在分离时在切口处、也就是在单个的半导体器件I的侧边缘60处形成这样的区域，在该区域处绝缘40的一部分对于周围环境是敞开的。已经展示出，在这些位置处移动离子可以在横向上沿着横向的扩散路径420、440侵入到场氧化物42中和/或中间氧化物44中。
[0035]图2示出用于阻止在横向上的扩散的扩散壁垒70的一个示例(横向的扩散壁垒70)。图2的半导体器件11在很大程度上相应于图1的半导体器件1，其中给相似的或者相同的特征配备相同的附图标记。
[0036]相对于图1的半导体器件1，图2的半导体器件2附加地具有横向的扩散壁垒70。该横向的扩散壁垒70设置在侧边缘60和单元场20之间的绝缘40中，并且把该绝缘分成单元绝缘402和边缘绝缘406,并且阻止移动离子从边缘绝缘406横向扩散到单元绝缘402中。由此能够阻止:可以在侧边缘60处侵入到绝缘40中的移动离子能够到达直至单元场20的区域中或者到达直至栅极氧化物46中。在图示的示例中，该扩散壁垒在横向上设置在侧边缘60和栅极通道32或栅极板34之间，使得该区域也被保护不被移动离子扩散侵入。
[0037]横向的扩散壁垒70可以由绝缘40中的槽71构成。在图2的示例中，槽71通过中间氧化物44和场氧化物42伸展。中间氧化物44和场氧化物42通过槽71分别被分成外边缘区域(即场氧化物边缘区域426和中间氧化物边缘区域446)以及内单元区域(即场氧化物单元区域422和中间氧化物单元区域442)。氮化物52、57与位于其下的硅10直接接触，因此两个密封的材料在这里掐断移动离子的扩散。也就是场氧化物边缘区域426和中间氧化物边缘区域446因此不具有与场氧化物单元区域422和中间氧化物单元区域442的氧化连接。由此阻止移动离子在绝缘40中从侧边缘60朝向单元场20扩散，该扩散优选在氧化物内发生。
[0038]在图2的示例中，扩散壁垒槽71的底部73与半导体体身10邻接。扩散壁垒槽71的底部73和侧壁75具有壁垒氮化硅层57，其可以与竖直的扩散阻挡50的氮化硅层52连接。在图2的示例中，壁垒氮化硅层57在底部73的区域中直接接触半导体体身10的上侧，但是不伸入到半导体体身10中。
[0039]此外，所述槽可以用酰亚氨一称为槽酰亚氨74—填充。该槽酰亚氨74可以与扩散阻挡的酰亚氨54连接并且与其一起实施。
[0040]图3示出用于阻止在横向上的扩散的扩散壁垒700的另一个示例(横向的扩散壁垒700)。图3的半导体器件3在很大程度上相应于图2的半导体器件2，其中给相似的和相同的特征配备相同的附图标记。相对于图2的半导体器件2，图3的半导体器件3具有更深的槽710形式的更深的横向的扩散壁垒700，该更深的槽710伸入直至半导体体身13中。深槽710的底部730因此位于半导体体身13的正面下面。通过将槽710更深地实施和将该槽与半导体体身13的硅重叠，场氧化物42能够被更好地分成场氧化物边缘区域426和场氧化物单元区域422。移动离子的横向扩展因此可以还要更好地被阻止。
[0041]在图2和3的半导体器件2、3中，单元绝缘402并且尤其足中间氧化物单元区域442、场氧化物单元区域422和栅极氧化物46被无缝地密封，也就是说连续地由阻挡扩散的或者阻碍的材料包围，使得没有移动离子能够侵入。除用氮化硅52、57覆盖以外，单元绝缘402由源极垫26的金属和由半导体体身10、13包围，它们全部表示扩散壁垒或者扩散阻挡。由此得出单元绝缘402的从边缘区域直到芯片内部或者到单元场20的无缝的连续封闭的密封，使得没有移动离子能够侵入。
[0042]此外可以规定，密封或者扩散阻挡的不同元件重叠以便实现对于移动离子的可靠密封。因此，如在图1到3中所示，氮化硅52和酰亚氨54在源极连接端子26处分别具有重叠526、546,在所述重叠处氮化娃52和酰亚氨54在金属26上继续伸出一段。该重叠可以通过如在图3中所示的深槽710补充，使得在半导体器件的每一个位置处都最优地密封单元绝缘402。[0043]图4以俯视图示出图2和3的半导体器件2、3。半导体器件2、3的不同之处在于槽71、710的深度，该深度在俯视图中看不出来，从而俯视图没有区别。横向的扩散壁垒70、700环绕单元场20或者环绕栅极区域30设置。槽71、710优选环绕地构造为封闭的环，使得在任何位置处都不在边缘区域中的边缘场氧化物426和单元区域中的单元场氧化物422之间产生连接。两个区域通过槽71、710彼此分开，并且彼此不具有连接。同样地，中间氧化物44分成中间氧化物边缘区域446和中间氧化物单元区域442。由此可以阻止移动离子从器件的边缘60向单元场20扩散。替代于完全环绕的环，在适当的位置处具有中断的打开的或者中断的环也是可能的。
[0044]尽管扩散壁垒70、700在这里沿半导体器件2、3的侧边缘60示出，但是扩散壁垒70,700的设置也可以以另外的方式进行。可以设想，扩散壁垒70、700仅围绕栅极区域设置。也可以在一个半导体器件处设置多个扩散壁垒70、700。也可以将多个扩散壁垒70、700彼此连接、交叉或者彼此重叠地设置。
[0045]有利的是，扩散壁垒70、700构成封闭的环，使得要保护的区域与移动离子能够侵入的区域完全隔离。
[0046]图5和6示出半导体器件5、6的另外的示例，该半导体器件5、6可以由专业人员没有困难地与图2到4的示例组合。如图5和6中所示的，在半导体器件的边缘区域中也可以提供一个或者多个边缘沟261、263。这些边缘沟261、263例如可以设计为碎屑阻挡。扩散壁垒701、702可以设置在两个或者更多个沟261和263之间设置。
[0047]图5和6的示例的不同之处基本上在于槽711、712的深度。在图5的示例中，氮化硅构成的槽底731位于半导体体身15上。在图6的示例中，槽712伸入到半导体体身16中并且氮化硅构成的槽底732位于半导体体身15的表面之下，使得在该示例中形成阻挡扩散的槽712与半导体体身16的重叠，如参考图3所说明的那样。
[0048]扩散壁垒70、700、701、702在上述说明中被作为槽71、710、711、712说明，它们用氮化硅层52、57、520和酰亚氨54、540填充。该实施方式能够容易地集成到现有过程中。也可以省略酰亚氨填充74、740或者槽71、710、711、712可以完全用氮化硅52、57、520填充。也可以使用较薄的壁垒，例如以竖直的氮化硅壁的形式，其把单元区域20与边缘区域60隔离并且因此把绝缘40分成单元绝缘402和边缘绝缘406。
[0049]图7示出扩散壁鱼的另一个示例。在该示例中单元区域20相应于图2,其中在这里扩散壁垒707未实施为完全的槽。在该示例中，扩散壁垒707实施为单侧的槽并且仅具有单元场侧的侧壁752。图7的扩散壁垒707的底部737进一步通向器件的侧边缘60并且与半导体体身10直接接触。底部737在半导体体身10的边缘区域760中结束，在那里该底部737与半导体体身10直接接触。如图2中那样的第二槽壁在该示例中省略。
[0050]除第二槽壁以外，在图7的示例中也不存在场氧化物边缘区域或者中间氧化物边缘区域。场氧化物422和中间氧化物442在图7的示例中在单元侧的槽壁752处结束。
[0051]底部737可以包括壁垒氮化物层527，其可以与竖直的扩散阻挡50的氮化硅层52连接。壁垒氮化物层527直接接触地位于半导体体身10的上侧上，然而不伸入到半导体体身10中。壁垒氮化物层527的氮化物与位于其下的、半导体体身10的硅直接接触，因此两种密封的材料在这里也掐断移动离子的扩散。壁垒氮化物层527与位于其下的、半导体体身10的硅的直接接触可以在从单元场20朝向半导体器件的侧边缘60的方向上经过几gm直到IOOgm的长度，例如在10到30gm的范围内。
[0052]壁垒氮化物层527可以在其整个区域内由壁垒酰亚氨层547覆盖，该壁垒酰亚胺层与扩散阻挡的酰亚氨54连接并且可以与其一起实施。
[0053]具有壁垒氮化物层527和壁垒酰亚氨层547的底部737可以引导直至半导体器件的侧边缘60，但是也可以在侧边缘60和单元场侧的侧壁752之间的区域中结束，如在图7中所示的，使得具有裸露的半导体材料的区域107保持裸露或者敞开。该裸露的半导体区域107可以是未掺杂的娃、至少部分未掺杂的外延层、均勻掺杂的半导体材料。该裸露的半导体区域107可以是n掺杂的或者是p掺杂的。裸露的敞开的半导体区域107在从晶片中分出半导体器件10时是有利的，因为在这里可以更好地锯开。其他的分开方法如激光切割或者等离子体切割也可以在裸露的半导体材料上更简单地并且更加无错误地执行。
[0054]图8示出扩散壁垒708的另一个示例。单元区域20在该示例中相应于图3，其中在这里扩散壁垒708也不实施为完全的槽。扩散壁垒708实施为单侧的槽并且仅具有单元场侧的侧壁758，其中与图7的示例不同在这里该侧壁也横向限制半导体体身18。图8的扩散壁垒708的底部738在本示例中在半导体18的竖直方向上设置在场氧化物422和中间氧化物442的下面。另外，该半导体区域具有边缘区域768中的凹陷187，在那里半导体体身18具有比在单元场20中小的厚度。该凹陷延续直到半导体体身18的侧边缘60并且至少部分地与扩散壁垒的底部738直接接触。
[0055]如图3中的第二槽壁在本示例中省略。在图8的示例中也没有场氧化物边缘区域或者中间氧化物边缘区域。场氧化物422和中间氧化物442在图8的示例中在单元侧的槽壁758处结束。
[0056]底部738可以包括壁垒氮化物层528，其可以与竖直的扩散阻挡50的氮化硅层52连接。壁垒氮化物层528直接接触地位于半导体体身18的上侧上，并且在竖直和在水平方向上部分覆盖该半导体体身。壁垒氮化物层528的氮化物与位于其下的、半导体体身18的硅直接接触并且因此两种密封材料在这里也掐断移动离子的扩散。通过横向的限制和半导体体身18在边缘区域768中的凹陷再次改善对移动离子的侵入的屏蔽。
[0057]壁垒氮化物层528与位于其下的、半导体体身18的硅的直接接触可以在从单元场20到半导体器件的侧边缘60的方向上经过几gm直到IOOgm的长度，例如在10到30gm的范围内。
[0058]壁垒氮化物层528可以在其整个区域内由壁垒酰亚氨层548覆盖，该壁垒酰亚胺层与扩散阻挡的酰亚氨54连接并且可以与其一起实施。
[0059]具有壁垒氮化物层528和壁垒酰亚氨层548的底部738可以引导直到半导体器件18的侧边缘60，但是也可以在侧边缘60和单元场侧的侧壁758之间的区域中结束，如在图8中所示的，使得具有裸露的半导体材料的区域108保持裸露或者敞开。该裸露的半导体区域108可以是未掺杂的娃、至少部分未掺杂的外延层、均勻掺杂的半导体材料。该裸露的半导体区域108可以是n掺杂的或者是p掺杂的。该裸露的敞开的半导体区域108在从晶片中分出半导体器件10时是有利的，因为在这里能够更好地锯开。其他的分开方法如激光切割或者等离子体切割也可以在裸露的半导体材料上更简单地并且更加无错误地执行。
【权利要求】
1.半导体器件(2、3、5、6),包括: -半导体体身(10、13、15、16)， -半导体体身处的绝缘(40)， -至少部分在半导体体身中的单元场(20)，所述单元场包括至少一个p_n结和至少一个触点接通； 其中绝缘(40)的单元区域(402、422、442)在半导体体身的横向上由环绕的扩散壁垒(70、700、701、702、707、708)限制。
2.根据权利要求1所述的半导体器件，其中环绕的扩散壁垒(70、700、701、702、707、708)封闭地包围单元场(20)。
3.根据权利要求1或2所述的半导体器件，其中环绕的扩散壁垒(70、700、701、702、707,708)设置在半导体器件的侧边缘(60)和单元场(20)之间。
4.根据上述权利要求之一所述的半导体器件，其中环绕的扩散壁垒(70、700、701、702、707、708)包括氮化硅。
5.根据上述权利要求之一所述的半导体器件，其中扩散壁垒(70、700、701、702)包括酰亚氨。
6.根据上述权利要求之一所述的半导体器件，其中扩散壁垒在半导体器件的侧边缘(60)和单元场(20)之间的区域中与半导体体身接触。
7.根据权利要求6所述`的半导体器件，其中扩散壁垒(710、712)在单元场(20)中伸入到半导体体身的表面下面的区域中。
8.根据权利要求7所述的半导体器件，其中半导体体身在边缘区域(768)中具有凹陷(187)，该凹陷延伸直到侧边缘(60)。
9.根据上述权利要求之一所述的半导体器件，其中环绕的扩散壁垒(707、708)在侧边缘(60)之前结束。
10.根据上述权利要求之一所述的半导体器件，其中环绕的扩散壁垒(707、708)在所述边缘区域中在水平方向上覆盖半导体体身。
11.根据权利要求1到5之一所述的半导体器件，其中扩散壁垒包括槽(71、710、711、712)，所述槽截断绝缘(40)并且将所述绝缘(40)分成单元区域(402、422、442、462)和边缘区域(406、426、446、466)。
12.根据权利要求11所述的半导体器件，其中槽(710、712)伸入到半导体体身(13)中。
13.根据权利要求11或12所述的半导体器件，其中槽(71、710、711、712)包括至少一个由氮化硅组成的槽边缘(75、750、751、752)。
14.根据权利要求11到13之一所述的半导体器件，其中槽(71、710、711、712)用酰亚氨(74、740、741、741)填充。
15.根据上述权利要求之一所述的半导体器件，其中所述绝缘(40)包括二氧化硅。
16.根据上述权利要求之一所述的半导体器件，其中环绕的扩散壁垒(70、700、701、702)在半导体体身的竖直方向上覆盖绝缘(40)的单元段(402、422、442)。
17.根据上述权利要求之一所述的半导体器件，其中绝缘(40)的单元段(402、422、442)完全由阻挡扩散的元件包围。
18.根据权利要求12所述的半导体器件，其中多个阻挡扩散的元件彼此重叠地设置。
19.场效应控制的半导体器件(2、3、5、6)，包括: -半导体体身(10、13、15、16)， -在半导体体身的至少一侧处的绝缘(40、42、44)， -至少部分在半导体体身中的单元场，所述单元场包括至少一个P_n结和至少一个触点接通，并且其中该单元场包括至少一个栅极电极，所述栅极电极通过绝缘(40)的至少一个栅极段(46)与半导体体身电气绝缘， 其中扩散壁垒(70、700、701、702)在绝缘(40)的栅极段(46)和场效应控制的半导体器件(2、3、5、6) 的侧边缘(60)之间在半导体体身的横向上将所述绝缘(40)分开。
【文档编号】H01L29/78GK103681787SQ201310536514
【公开日】2014年3月26日 申请日期:2013年9月18日 优先权日:2012年9月20日
【发明者】G·布拉泽, P·内勒, G·欣德勒, M·聪德尔 申请人:英飞凌科技股份有限公司