具有解耦合电容器的非对称致密浮置栅极非易失性存储器的制造方法
【专利摘要】具有一个或多个有源区域的非易失性储存器(“NVM”)，该一个或多个有源区域被电容耦合到浮置栅极但是与源极和漏极二者分离。包括与源极和漏极分离的电容器允许对浮置栅极的电压的改进控制。这继而允许以比在现有的位单元中高得多的效率执行CHEI(或者IHEI)，由此减少用于向位单元提供电流的电荷泵的需要，最终减小位单元的总尺寸。位单元可以成对构建，进一步减小了每个位单元的空间要求，由此缓解了单独的电容器的空间要求。位单元也可以根据在源极、漏极和电容器处所施加的电压由CHEI(或IHEI)操作或者单独地由BTBT操作。
【专利说明】具有解耦合电容器的非对称致密浮置栅极非易失性存储器
【技术领域】
[0001]本公开总体涉及非易失性存储器领域，特别地涉及非易失性存储器位单元布局。
【背景技术】
[0002]非易失性存储器(NVM)指的是在未被供电时持久地存储信息位的存储器。非易失性存储器位单元(NVM位单元)存储单个数据位。一些类型的NVM位单元使用具有浮置栅极的晶体管来实现。驻留在浮置栅极上的电荷量确定位单元存储逻辑“I”还是逻辑“O”。浮置栅极被称作“浮置”，这是因为栅极通过氧化物或电介质而与周围部分电隔离。一些NVM可以在位单元中存储不止一个状态。
[0003]为了扩展应用并且减小存储器器件的成本，希望在给定区域中容纳大量位单元。也希望减少通过使用标准的互补金属氧化物半导体制造工艺(“CMOS工艺”)制作每个位单元的成本。当前可用的存储器器件包括EEPROM和eFLASH，二者均具有缺点。当前，eFLASH具有非常小的位单元，但是需要除了标准CMOS工艺之外的步骤，这增加了生产位单元的成本并且可能改变所生产的器件的性能和特性。EEPROM与标准CMOS工艺兼容，但是具有相当大的位单元，并且因此仅适用于低位数量的存储器。
【发明内容】
[0004]实施例涉及具有一个或多个有源区域的非易失性存储器(“NVM”)位单位，该一个或多个有源区域被电容耦合到浮置栅极但是与源极和漏极二者分离。包括与源极和漏极分离的电容器允许对浮置栅极的电压的改进控制。这继而允许以比在现有的位单元中高得多的效率执行沟道热电子注入(“CHEI”)或者冲击电离热电子注入(“IHEI”)，由此减小了电荷泵的尺寸，在一些情况下甚至不需要电荷泵提供电流至位单元，从而能减小位单元的总尺寸。位单元可以成对构建，进一步减小了每个位单元的空间要求，由此缓解了单独的电容器接触的空间要求。取决于在源极、漏极和电容器处施加的电压，位单元还可以通过CHEI (或IHEI)进行操作并且由带带隧穿(BTBT)分离。
[0005]在一个示例实施例中，非易失性存储器位单元包括在衬底中的第一有源区域，第一有源区域包括源极和漏极。第二有源区域也存在于衬底中，其中第二有源区域通过非导电区域与第一有源区域分离。浮置栅极位于第一有源区域上方而在源极和漏极之间。浮置栅极也位于第二有源区域和非导电区域上方。电容器由第一极板和第二极板形成，第一极板由浮置栅极的在第二有源区域上方的部分构成，第二极板由第二有源区域的在浮置栅极下方的部分构成。电容器与源极和漏极分离。
[0006]在另一示例实施例中，非易失性存储器位单元包括在衬底中的第一有源区域，第一有源区域包括源极和漏极。第二有源区域也存在于衬底中，并且通过第一非导电区域与第一有源区域分离。第三有源区域也存在于衬底中，并且通过第二非导电区域与第一有源区域和第二有源区域分离。浮置栅极位于第一有源区域上方而在源极和漏极之间。浮置栅极也位于第二有源区域、第三有源区域和两个非导电区域上方。电容器由第一极板和第二极板形成，第一极板由浮置栅极的在第二有源区域上方的部分构成，第二极板由第二有源区域的在浮置栅极下方的部分构成。附加地，带带隧穿(BTBT)电容器由第一极板和第二极板形成，第一极板由浮置栅极的在第三有源区域上方的部分构成，第二极板由第三有源区域的在浮置栅极下方的部分构成。
【专利附图】
【附图说明】
[0007]图1A图示了根据一个实施例的NVM位单元的顶视图。
[0008]图1B和图1C是根据一个实施例的NVM位单元的截面图。
[0009]图1D是根据一个实施例的成对的NVM位单元的电路图。
[0010]图1E是根据一个实施例的成对的NVM位单元的顶视图。
[0011]图2A是根据一个实施例的成对的NVM位单元阵列的电路图。
[0012]图2B是根据一个实施例的成对的NVM位单元阵列的顶视图。
[0013]图2C是根据一个实施例的具有金属层的成对的NVM位单元阵列的顶视图。
[0014]图3A是根据一个实施例的具有修改的电容器结构的NVM位单元的顶视图。
[0015]图3B是根据一个实施例的具有含有附加的光刻注入的修改的电容器结构的NVM位单元的顶视图。
[0016]图3C是根据一个实施例的具有额外的金属接触的NVM位单元的电路图。
[0017]图4A是根据一个实施例的NVM位单元的顶视图。
[0018]图4B是根据一个实施例的成对的NVM位单元的电路图。
[0019]图4C是根据一个实施例的成对的NVM位单元的顶视图。
[0020]图5A是根据一个实施例的成对的NVM位单元阵列的电路图。
[0021 ] 图5B是根据一个实施例的成对的NVM位单元阵列的顶视图。
[0022]图5C是根据一个实施例的具有金属层的成对的NVM位单元阵列的顶视图。
[0023]图6是根据一个实施例的具有修改的电容器结构的成对的NVM位单元阵列的顶视图。
[0024]图7是图示了根据一个实施例的集成电路的设计和制作中的各种操作的流程图。
【具体实施方式】
[0025]实施例涉及具有一个或多个有源区域的非易失性储存器(“NVM”)位单元，一个或多个有源区域被电容耦合到浮置栅极但是从源极和漏极二者电解耦合。包括与源极和漏极分离的电容器允许对浮置栅极的电压的改进控制。这继而允许以比在现有的位单元中高得多的效率执行CHEI (或IHEI)，由此减小了向位单元提供电流所需的电荷泵的尺寸，从而减小了存储器的总尺寸。位单元可以成对构建，进一步减小了每个位单元的空间要求，由此缓解了单独的电容器接触的空间要求。取决于在源极、漏极和电容器处所施加的电压，位单元也可以由CHEI (或IHEI)以及由BTBT单独地操作。
[0026]位单元可以使用标准的互补金属氧化物半导体制造工艺(“CMOS工艺”)来创建。在本文中所描述的“NVM位单元”、“位单元”或“位”指的是CMOS类型(即基于晶体管)的非易失性存储器。CMOS NVM位单元与其它类型的NVM存储器不同，诸如存在于软盘中的磁存储器或存在于⑶或DVD中的光存储器。NVM位单元使用CMOS工艺来生产，CMOS工艺包括在制造设施(“fab”)中的多个工艺步骤。
[0027]解耦合电容器位单元
[0028]图1图示了根据一个实施例的NVM位单元的顶视图。位单元100被体现为P型或N型浮置栅极M0SFET。位单元100包括浮置栅极106，浮置栅极106横贯两个分离的有源区域114a、114b，有源区域114a、114b通过非导电区域112彼此分离。非导电区域112也可以包围有源区域114a、114b。第一有源区域114a包括位单元的源极102和漏极104 二者。源极102和漏极104通过在浮置栅极106下方的沟道区域108分离。
[0029]浮置栅极106也至少部分地(partway)在第二有源区域114b之上延伸。第二有源区域114b之上的浮置栅极106的表面区域覆盖被成形为使得在注入工艺期间电荷载流子向第二有源区域114b中的离子注入能够穿透浮置栅极106的驻留在第二有源区域114b之上的部分的下方。在一个实施例中，浮置栅极106的宽度140在阈值以下，使得电荷载流子向第二有源区域114b中的离子注入能够在浮置栅极106的驻留在第二有源区域114b之上的部分的下方穿透。在一个实施例中，这些注入的电荷载流子完全(all the way)穿透浮置栅极106下方。因此，形成了电容器110，其中电容器的第一极板是浮置栅极106，并且电容器的第二极板是第二有源区域114b。
[0030]位单元100具有三个单独的电接触，其可以向位单元施加电压，由此影响浮置栅极106上的电荷。源极102耦合到第一接触116a，漏极104耦合到第二接触116b，并且电容器110耦合到第三接触116c。
[0031]图1B和图1C是根据一个实施例的NVM位单元的截面图。图1B图示了 NVM位单元100的在对应于第一有源区域114a的位单元的区域中沿着来自图1A的轴X/Y截取的截面。位单元100包括位于栅极氧化物150上面的浮置栅极106。浮置栅极106由一个或多个间隔体158包围。间隔体可以由氧化物或另一非导电材料制成。栅极氧化物150停留在有源区域114a的上面。有源区域114可以是硅衬底，或者备选地它们可以是绝缘体上硅(SOI)型衬底。在另一实施例中，位单元100是多栅极(或FinFET)器件的一部分。
[0032]有源区域114a包括阱156，其中在接通位单元100时靠近阱156的表面形成沟道区域108。沟道区域108被浮置栅极106覆盖。有源区域114a也包括源极102和漏极104。沟道区域208的尺寸以源极102和漏极104之间的载流子的流动为特征，该载流子的流动取决于在源极102、漏极104处的电压、浮置栅极106上的电荷、电容器110上的电压、源极102和漏极104的掺杂、栅极氧化物150的厚度以及位单元100的其它特性(诸如尺寸和所使用的材料)。
[0033]源极102和漏极104可以包括不同级别的注入电荷载流子。在一个实施例中，源极102和/或漏极104包括源极-漏极(S/D)延伸部152。在一个实施例中，源极102和/或漏极104包括轻掺杂漏极(LDD)注入部152。在一个实施例中，源极102和/或漏极104包括晕环注入部154。源极和漏极区域可以被彼此不同地掺杂，以形成非对称器件。例如，漏极可以具有源极所不具有的注入，反之亦然。
[0034]在各个实施例中，可以改变源极102、漏极104、第一有源区域114a和第二有源区域114b的掺杂，以改变器件的行为。在一个实施例中，第二有源区域114b具有与第一有源区域中的源极/漏极注入相同极性的注入部。这调节了电容器110和读取器件(即通过沟道区域)二者的阈值电压VT。电容器110可以接收注入以降低其VT，并且读取器件将接收该注入以增加其VT。在另一实施例中，漏极包括晕环注入部和源极/漏极延伸注入部。在漏极上的晕环注入部可以使用两个不同的光/注入步骤来形成。在另一实施例中，第一有源区域114a具有与源极和漏极相反极性的注入部，并且第二有源区域114b不具有注入部。在另一实施例中，源极和漏极均具有晕环注入部。在这一情况下，漏极的晕环注入部具有比源极的晕环注入部更高的电荷载流子浓度。在另一实施例中，第二有源区域114b具有与源极和漏极相同极性的注入部。在这一情况下，该注入部将第二有源区域114的在浮置栅极106之下的部分短接(short)。
[0035]图1C图示了 NVM位单元100的沿着来自图1A的轴M/N截取的截面，在对应于第二有源区域114b的位单元的区域中。与图1B相比，在图1C中，第二有源区域114b包括S/D延伸部160或LDD注入部160中的至少一项。由于在第二有源区域114b之上的浮置栅极106的形状，注入的电荷载流子160在浮置栅极106下方延伸，在一些实施例中，在浮置栅极下方完全延伸，如图1C中所示。浮置栅极106和电荷载流子注入部160形成电容器110的两个极板。
[0036]为了减小位单元100的空间要求，位单元100可以“成对”。成对的位单元被构造为彼此的适当的翻转的倒置体，如图1D和图1E所示。图1E是根据一个实施例的成对的NVM位单元的电路图。成对的位单元120包括两个单独的个体位单元IlOa和110b。每个位单元10a和10b包括相似的浮置栅极106、源极102、漏极104和电容器110。例如，位单元10a包括浮置栅极106a、源极102a、漏极104a和电容器110a，而位单元10b包括浮置栅极106b、源极102b、漏极104b和电容器110b。
[0037]尽管个体位单元10a和10b具有三个电接触，该三个电接触被操作以使得位单元工作，但是在一个实施例中成对的位单元200仅具有四个电接触以控制两个个体位单元10a和10b的操作。在这一构造中，位单元10a和10b共享两个电接触，以便减小操作位单元所需的电接触的总数。每个漏极104a和104b具有其自身的电接触。在具有许多按阵列样式布置的位单元的存储器结构中，这些电接触可以被分配标识，以将位彼此区分。例如，用于漏极104a的电接触可以被称作页面1、位O接触，并且用于漏极104b的电接触可以被称作页面O、位I接触。
[0038]然而，源极102a和102b分别与该对中的另一位单元(在这一情况下为IlOb和IlOa)的电容器共享电接触。例如，位单元10a的源极102a与位单元10b的电容器IlOb共享电接触。这一电接触可以被称作行O顶部接触。位单元10b的源极102b与位单元10a的电容器IlOa共享电接触。这一电接触可以被称作行O底部接触。
[0039]图1D图示了布置用于成对的位单元200的电接触线的一种可能的方式。在一个实施例中，用于成对的位单元200的电接触使用单独地沉积的多个金属层来创建，使得他们彼此电隔离。图1E是根据在图1D中描绘的相同实施例的成对的NVM位单元的顶视图。
[0040]图2A是根据一个实施例的成对的NVM位单元阵列的电路图。位单元阵列共享在位单元之间的电接触，以便最小化操作位单元阵列所需的电接触的数目。位单元阵列以行和列的形式共享电接触，使得通过选择性地为特定的行和列供电，可以控制阵列中的个体位单元。
[0041]列被耦合至阵列中的位单元的漏极104。每个列可以被称作“页面”，因为位单元100具有列页面结构，例如图2A中的页面I至5。每个页面可以在不同行的位单元阵列中的位单元的漏极104之间共享。例如，用于列的电接触在行之间共享，使得位单元10a与位单元10g的漏极104g共享漏极104a电接触，在此为页面O。行被耦合至阵列中的位单元的源极102和电容器110，例如图2A中的行O和I。在一个实施例中，行均被分裂成两个单独的组，行顶部接触和行底部接触。
[0042]图2B是根据一个实施例的成对的NVM位单元的顶视图。图2B图示了单个行的三个成对的位单元200以及阵列的六个列。图2B图示了在位单元阵列的单个行中的三个成对的位单元200或六个个体位单元100，然而所示的行的位单元阵列可以如在附图的边缘处的虚线指示的那样继续。图2B仅图示了单个行的位单元，然而位单元阵列可以包括许多类似的行。位单元10a和10b组成第一成对的位单元阵列200a，位单元10c和10d组成第二成对的位单元阵列200b，并且位单元10e和10f组成第三成对的位单元阵列200c。
[0043]在图2B的示例中，行O顶部接触与第一位单元10a的电容器110a、第四位单元10d的源极102d、第三位单元10c的电容器110c、第六位单元10f的源极102f、第五位单元10e的电容器IlOe和连接至行O顶部的第一行中的其它位单元(未示出)的源极和电容器共享第二位单元10b的源极102b。类似地，行O底部接触与第四位单元的电容器110d、第三位单元102c的源极102c、第五位单元10e的源极102e、第六位单元102f的电容器IlOf和未连接至行O顶部的第一行中的其它位单元(未示出)的源极电容器共享第一位单元的源极102a。
[0044]图2C是根据一个实施例的具有金属层的成对的NVM位单元阵列的顶视图。在图2C中，位单元100的浮置栅极106被覆盖以仅用于可读性，因为浮置栅极与为位单元供电的金属层电隔离。在图2C中，页面金属层被竖直地沉积，而行金属层水平地沉积。在一个实施例中，行金属层一般地垂直于列金属层延伸。在一个实施例中，行金属层包括重叠部分220，其从行金属层突出以将行金属层耦合到位单元100的源极102和电容器110。电接触之间的耦合竖直地发生，垂直于衬底的平面。这些重叠部分220可以在行顶部金属层和行底部金属层之间交错，以便在位单元阵列的总体尺寸方面进一步节省空间。
[0045]图3A是根据一个实施例的具有修改的电容器结构的NVM位单元300a的顶视图。电容器310a的电容由在第二有源区域114b之上的浮置栅极306a的形状确定，因为浮置栅极306a用作电容器的一个极板。附加地，浮置栅极306a的形状至少部分确定在哪里附加的电荷载流子的注入将进入第二有源区域114b，由此形成电容器310a的第二极板。取决于在第二有源区域114b之上的浮置栅极306a的尺寸和形状，浮置栅极306a和第二有源区域114b之间的电容将改变。总体而言，增加在第二有源区域114b之上的浮置栅极306b的尺寸增加了浮置栅极306b的其中在第二有源区域114b中的注入能够穿透浮置栅极306下方的区域中的电容。
[0046]如果浮置栅极306a的宽度大于指定宽度340a，则附加的电荷载流子的注入将不能完全穿透浮置栅极306a的这一加宽的区域下方，不管注入的角度如何。这允许用于在加宽的区域下方的沟道的空间。浮置栅极的加宽的区域用作晶体管。当浮置栅极的宽度等于指定宽度340a或更小时，则LDD注入部在浮置栅极之下短接在一起。当注入部在浮置栅极306之下短接时，浮置栅极306完全电容耦合到有源区域114b。另外，在这一情况下，浮置栅极306与在有源区域114b下方的阱或衬底隔离。
[0047]在图3A的实施例中，浮置栅极306a的形状和尺寸已经从图1A中所示的浮置栅极106的实施例改变，以与图1A中所示的实施例相比增加浮置栅极306a在第二有源区域114b之上的表面面积。在第二有源区域114b上方的所有点处，浮置栅极306a具有宽度A340a，宽度A小于或等于阈值宽度，该阈值宽度注入的电荷载流子在不再能够完全穿透浮置栅极306a下方。还构思了在不超出指定宽度的情况下增加浮置栅极306a在第二有源区域114b之上的表面面积的形状。还构思增加浮置栅极306a在第二有源区域114b之上的表面面积而还超过指定宽度的其它形状。
[0048]图3B是根据一个实施例的具有含有附加的光刻注入的修改的电容器结构的NVM位单元300b的顶视图。在这一实施例中，除了约束浮置栅极宽度之外，附加的光刻或光注入步骤也被添加至标准的CMOS逻辑工艺。在这一实施例中，在浮置栅极306b被添加至位单元300b之前，光注入步骤向第二有源区域114b中注入附加的电荷载流子。由于浮置栅极306a尚未被添加至位单元，所以光注入可以将电荷载流子注入第二有源区域114b上的任何地方，以形成电容器310b的极板之一，不管浮置栅极306b的宽度340b如何。附加的注入隔离了浮置栅极电容器310b与在其下方的阱和衬底。在其它实施例中，电容器不与在其之下的阱隔离。
[0049]因此，浮置栅极306b不需要被限制为如上所述的阈值宽度，以便增加在浮置栅极306b与第二有源区域114b之间的电容。在一个实施例中，浮置栅极306b具有大于宽度A340a的宽度B340b，有源区域114b具有附加的电荷载流子的光注入。
[0050]图3C是根据一个实施例的具有额外的金属接触的成对的NVM位单元300c的电路图。成对的位单元300c并不在源极102a和电容器IlOb之间共享电接触。相反，每个源极102和电容器110具有其自身的电接触，其与位单元阵列的相同行中的其它位单元(未示出)共享。
[0051]位单元阵列的单个行中的成对的位单元300c中的各位单元的源极102与行源极顶部电接触或者与行源极底部电接触共享电接触。位单元阵列的单个行中的成对的位单元300c中的各位单元的电容器110与行电容器顶部电接触或者与行电容器底部电接触共享电接触。具有单独的电接触用于成对的位单元300c中的各位单元的源极102和电容器110允许在电流被施加至位单元阵列时对哪些位被写入、读取或擦除进行更好的控制和灵活性。
[0052]解耦合电容器位单元操作
[0053]位单元100的结构允许对如何操作位单元100的很大控制。位单元100使用带带隧穿(BTBT)来编程浮置栅极，并且使用沟道热电子注入(CHEI)或冲击电离热电子注入(IHEI)(取决于位单元是N型还是P型)来擦除浮置栅极。以下描述描述了使用CHEI来擦除的N型位单元的操作，然而该概念同样适用于使用IHEI来擦除的P型位单元。
[0054]位单元100的许多优点之一在于，因为电容器110从源极102和漏极104 二者解耦合，所以电容器110可以用来调节浮置栅极106上的电压，而不影响在源极102和漏极104处的电压。由于浮置栅极106和第二有源区域114b之间的电容，浮置栅极106电压将是在第二有源区域114b处施加的任何电压的一定比例。例如，如果在浮置栅极106与第二有源区域114b之间存在50%的电容耦合，则浮置栅极106电压将以被施加至第二有源区域114b(即电容器110电接触)的电压改变的50%被耦合。偏置浮置栅极而不影响源极102电压或漏极104的能力改进了读取和CHEI/IHEI操作的效率，并且改进了对BTBT操作的控制。
[0055]为了经由CHEI擦除浮置栅极106，源极102和漏极104电压单独地被调节以创建在源极102和漏极104之间的电压降。源极被设置为高电压，例如7伏(V)，并且漏极被设置为低电压，例如0V。电压降在源极102和漏极104之间跨沟道区域108建立高强度电场。电场使得电子从源极102朝着漏极104加速。一些电子将具有足够的能量(例如它们足够“热”)，以被注入到浮置栅极106上。
[0056]通过控制栅极电压，通过电容器，CHEI可以被更好地优化。通过独立地使得栅极电压高于源极-漏极电压Vds，CHEI高效地被增加至某个点。在一个实施方式中，CHEI可以通过将浮置栅极引至上至8V而将源极和漏极之间的电压降(Vds)引至5V来有效地完成。在一个实施方式中，位单元100是具有在源极和漏极上的非对称注入的5V位单元。
[0057]在位单元100中，在擦除操作期间，浮置栅极106的电压可以在CHEI发生时被调整以最大化电子注入效率。例如，通过在电容器I1处施加低电压来将浮置栅极106耦合至低电压改进了注入效率，而不影响在源极102或漏极104处的电压。CHEI可以进一步通过改变电容器110电压的值进行优化，因为在浮置栅极106处的电压由于CHEI而改变，以便维持更高的CHEI效率。
[0058]维持高CHEI效率减小了位单元执行CHEI并且因此擦除浮置栅极106所需的电流的量。减小执行擦除操作所需的电流的量意味着可以利用用于源极和漏极电压的电源电压执行CHEI，因此去除了对于电荷泵的需要，该电荷泵产生足够高的电流以执行CHEI。从位单元去除电荷泵大大减小了包括位单元100的存储器基础结构的尺寸和复杂度。此外，在一些实施例中，电荷泵可以仅用来驱动电容器，由此减小了电荷泵上的负载，并且由此减小了驱动电容器负载所必需的电荷泵的尺寸。
[0059]为了经由BTBT向浮置栅极106写入，源极102和漏极104电压被单独地调节，以创建漏极104附近强电场。BTBT在强电场存在于靠近位于在漏极104和沟道区域108处的掺杂区域的边界附近的耗尽区域处时发生。在漏极104的掺杂区域的边缘处的高电压(例如6至8V)和在沟道区域108的耗尽区域中的少量电荷载流子的存在使得空穴隧穿至浮置栅极106之上。
[0060]BTBT也可以被描述为反向二极管击穿效应，其中正向方向会是电流从源极102和沟道区域108传送到漏极104。在反向方向上，在大电压下，二极管击穿并且空穴隧穿到浮置栅极106上。如果漏极上的电压保持相对恒定，当大量空穴隧穿到浮置栅极106上时，栅控二极管将不再在击穿电压以上，并且BTBT将关闭。因此，BTBT允许对于被添加至浮置栅极106的电荷载流子数目的相当精确的控制。
[0061]在一个实施例中，BTBT可以通过与源极102相比非对称地掺杂漏极104来增强。例如，晕环注入部154的添加使得耗尽区域尺寸减小，从而在高电压被施加至漏极104时创建用于空穴隧穿到浮置栅极106上的更合适的条件。增加掺杂剂浓度使得耗尽区域宽度缩减。给定电压跨越的距离越小，电场将越高。电场越高，电子或空穴在穿过耗尽区域时将拾取更多的能量。
[0062]为了读取浮置栅极106上的电压，源极102、漏极104和电容器被设置为不同电压，该不同电压取决于浮置栅极106上的电压而将接通或关断位单元100。对于示例N型位单元100而言，假设位单元100具有0.5V的阈值电压VT。逻辑状态O (即位单元100处于“关断”状态)可以由-1V的浮置栅极106电压表示(假设源极102、漏极104和电容器110被设置为OV偏置)。相反，逻辑状态I (即位单元处于“导通”状态)可以由OV的浮置栅极106电压表不。
[0063]当从位单元100读取时，源极102电压被提升至使得如果位单元100具有逻辑状态I则位单元100接通并且电流流经源极102和漏极104之间的沟道108的电平。如果位单元具有逻辑状态O并且源极102电压被提升至相同电平，则位单元100将不接通并且电流将不流经源极102和漏极104之间的沟道108。
[0064]在位单元阵列中，电容器110上的电压可以被改变以选择性地读取位单元阵列中的特定位单元100。在位单元阵列的一个实施例中，单独提升源极102电压不足以激活位单元，不管位单元100具有存储在浮置栅极106上的逻辑值I还是O。在这一实施例中，提升电容器110电压使得浮置栅极106电压被提升至电容器电压的一个百分比。提升电容器110电压连同提升源极电压102允许激活位单元100，使得电流流经沟道108。选择适当的电容器I1电压和源极102电压降使得位单元100如果浮置栅极106具有逻辑值I则接通，而如果浮置栅极具有逻辑值O则保持关断。
[0065]总体而言，对于非易失性存储器位单元而言具有快速读取时间是有利的。一种实现快速读取时间的方式是使用在位单元的源极和漏极处的电压的较大差来读取。然而，如果电容器被短路至源极，如现有的非易失性存储器位单元的情况一样，提升源极电压太高可以使得浮置栅极由于电容耦合而接通，而其此时应当保持关断。由于电容器110从位单元100中的源极102和漏极104解耦合，位单元100并不受困于这一问题。位单元可以利用源极和漏极上的低电压和栅极上的高电压进行读取。这允许相对高的沟道电流，因为期间在饱和状态下被使用，但是源极至漏极电压足够低以避免使任何电子获得足够能量以穿过栅极氧化物被注入到浮置栅极上。
[0066]使用在位单元的源极和漏极之间的大压差来执行快速读取也可以使得非易失性存储器位单元经受意外的CHEI干扰，其中CHEI即使在其由于高读取电压而不被期望时也发生。位单元100能够通过在读取期间使用电容器110来将浮置栅极106耦合至更高的电压来补偿并且防止CHEI干扰，从而允许低源极-漏极电压差用于快速读取，而不引起CHEI干扰。
[0067]位单元100也可以使用适应性读取方案，该方案调节电容器110上的电压，以补偿工艺电压温度(PVT)变化。PVT变化可以影响在读取期间提供的电流量。重复的循环(编程和擦除)可以导致在沟道108和栅极氧化物150之间的界面处的电荷俘获。电荷俘获可以引起位单元的阈值电压Vt的偏移，由此影响位单元的性能。适合性读取方案可以用来补偿由于PVT或电荷俘获引起的错误的位单元性能。在一个实施例中，通过使用参考位单元来实现适合的读取方案，参考位单元被编程至逻辑状态I以设置偏置条件，从而提供已知的读取电流。参考位单元的读取电流可以用来调整用来读取位单元的各种电压。参考位单元应当与在各种PVT条件下的为电源表现相同。适应性读取方案随后可以调节电容器110电压，以补偿位单元的阈值电压的由于PVT变化而引起的任何改变。在一个实施例中，关于位单元阵列中的行循环参考位单元，以更好地模拟电荷俘获行为，并且因此更好的控制适合的读取方案。
[0068]表I针对示例性N型实施例列出以下说明性的读取、写入和擦除操作。
[0069]表1:位单元100操作
[0070]
【权利要求】
1.一种非易失性存储器位单元，包括: 在衬底中的第一有源区域，所述第一有源区域包括源极和漏极； 第二有源区域，通过第一非导电区域与所述第一有源区域分离； 第三有源区域，通过第二非导电区域与所述第一有源区域和所述第二有源区域分离；浮置栅极，位于所述第一有源区域上方而在所述源极和所述漏极之间、位于所述第二有源区域上方、所述第三有源区域上方以及两个非导电区域上方； 电容器，包括第一极板和第二极板，所述电容器与所述源极和所述漏极分离，所述第一极板包括所述浮置栅极的在所述第二有源区域上方的部分，并且所述第二极板包括所述第二有源区域的在所述浮置栅极下方的部分；以及 带带隧穿(BTBT)电容器，包括第一极板和第二极板，所述BTBT电容器与所述源极和所述漏极分离，所述第一极板包括所述浮置栅极的在所述第三有源区域上方的部分，并且所述第二极板包括所述第三有源区域的在所述浮置栅极下方的部分。
2.一种非易失性存储器位单元，包括: 在衬底中的第一有源区域，所述第一有源区域包括源极和漏极； 第二有源区域，通过第一非导电区域与所述第一有源区域分离； 第三有源区域，通过第二非导电区域与所述第一有源区域和所述第二有源区域分离；浮置栅极，位于所述第一有源区域上方而在所述源极和所述漏极之间、位于所述第二有源区域上方、所述第三有源区域上方以及两个非导电区域上方； 电容器，包括第一极板和第二极板，所述第一极板包括所述浮置栅极的在所述第二有源区域上方的部分，并且所述第二极板包括所述第二有源区域的在所述浮置栅极下方的部分；以及 带带隧穿(BTBT)电容器，包括第一极板和第二极板，所述第一极板包括所述浮置栅极的在所述第三有源区域上方的部分，并且所述第二极板包括所述第三有源区域的在所述浮置栅极下方的部分。
3.根据权利要求2所述的非易失性存储器位单元，其中所述电容器和所述BTBT电容器均与所述源极和所述漏极分离。
4.根据权利要求2所述的非易失性存储器位单元，其中所述第三有源区域包括带带隧穿注入部，所述带带隧穿注入部被配置用于向所述第三有源区域施加电压时有助于BTBT。
5.根据权利要求2所述的非易失性存储器位单元，其中所述BTBT注入部包括晕环注入部。
6.根据权利要求5所述的非易失性存储器位单元，其中所述晕环注入部包括通过两种不同的光步骤利用两种注入形成的晕环区域。
7.根据权利要求5所述的非易失性存储器位单元，其中所述晕环区域利用第一注入步骤形成，并且所述源极漏极延伸区域利用第二注入步骤形成。
8.根据权利要求2所述的非易失性存储器位单元，其中所述第二有源区域包括电荷载流子的注入，所述注入包括源极漏极延伸注入和轻掺杂漏极(LDD)注入中的至少一项。
9.根据权利要求8所述的非易失性存储器位单元，其中所述注入被配置用于在所述浮置栅极的在所述第二有源区域之上的整个部分之下注入电荷载流子。
10.根据权利要求2所述的非易失性存储器位单元，其中所述浮置栅极的在所述第二有源区域之上的所述部分包括小于或等于指定宽度的宽度，电荷载流子的附加注入在所述指定宽度无法穿透所述第二有源区域的在所述浮置栅极的所述部分下方的整个部分。
11.根据权利要求2所述的非易失性存储器位单元，其中所述第一有源区域包括源极漏极延伸注入部和轻掺杂漏极(LDD)注入部中的至少一项，并且其中所述漏极包括晕环注入部。
12.—种成对的非易失性存储器位单元，包括: 在衬底中的第一有源区域，所述第一有源区域包括第一源极和第二源极以及第一漏极和第二漏极； 第二有源区域，通过非导电区域与所述第一有源区域分离，所述第二有源区域包括第一电容器和第二电容器； 第三有源区域，通过第二非导电区域与所述第一有源区域和所述第二有源区域分离，所述第三有源区域包括第一 BTBT电容器和第二 BTBT电容器； 第一浮置栅极，位于所述第一有源区域、所述第二有源区域和所述第三有源区域以及所述非导电区域上方，并且位于所述第一源极和所述第一漏极之间；以及 第二浮置栅极，位于所述第一有源区域、所述第二有源区域和所述第三有源区域以及所述非导电区域上方，并且位于所述第二源极和所述第二漏极之间。
13.根据权利要求12所述的非易失性存储器位单元，其中所述第一电容器和所述第一BTBT电容器与所述第一源极和所述第一漏极分离，并且所述第二电容器和所述第二 BTBT电容器与所述第二源极和所述第二漏极分离。
14.根据权利要求12所述的非易失性存储器位单元，其中所述第一电容器包括第一极板和第二极板，所述第一极板包括所述第一浮置栅极的在所述第二有源区域上方的部分，并且所述第二极板包括所述第二有源区域的在所述第一浮置栅极下方的部分。
15.根据权利要求12所述的非易失性存储器位单元，所述第一BTBT电容器包括第一极板和第二极板，所述第一极板包括所述第一浮置栅极的在所述第三有源区域上方的部分，并且所述第二极板包括所述第三有源区域的在所述第一浮置栅极下方的部分。
16.根据权利要求12所述的非易失性存储器位单元，其中所述第三有源区域包括带带隧穿注入部，所述带带隧穿注入部被配置用于在向所述第三有源区域施加电压时有助于BTBT。
17.根据权利要求16所述的非易失性存储器位单元，其中所述BTBT注入包括晕环注入。
18.根据权利要求12所述的非易失性存储器位单元，包括被连接至所述第一源极和所述第二源极的第一电接触、被连接至所述第一漏极的第二电接触、被连接至所述第二漏极的第三电接触、被连接至所述第一电容器和所述第二电容器的第四电接触、被连接至所述第一 BTBT电容器和所述第二 BTBT电容器的第五电接触。
19.一种机器可读介质，其存储表示非易失性存储器位单元的数据，所述机器可读介质包括: 非易失性存储器位单元，包括: 在衬底中的第一有源区域，所述第一有源区域包括源极和漏极； 第二有源区域，通过第一非导电区域与所述第一有源区域分离；第三有源区域，通过第二非导电区域与所述第一有源区域和所述第二有源区域分离；浮置栅极，位于所述第一有源区域上方而在所述源极和所述漏极之间、位于所述第二有源区域上方并且位于所述第三有源区域上方； 电容器，包括第一极板和第二极板，所述第一极板包括所述浮置栅极的在所述第二有源区域上方的部分，并且所述第二极板包括所述第二有源区域的在所述浮置栅极下方的部分；以及 带带隧穿(BTBT)电容器，包括第一极板和第二极板，所述第一极板包括所述浮置栅极的在所述第三有源区域上方的部分，并且所述第二极板包括所述第三有源区域的在所述浮置栅极下方的部分。
20.根据权利要求19所述的非瞬态机器可读介质，其中所述电容器和所述BTBT电容器均与所述源极和所 述漏极分离。
【文档编号】H01L21/337GK104081509SQ201380007152
【公开日】2014年10月1日 申请日期:2013年1月17日 优先权日:2012年1月30日
【发明者】A·E·霍奇 申请人:美商新思科技有限公司