多栅极薄膜晶体管的制作方法

多栅极薄膜晶体管的制作方法
【专利摘要】本发明提供多栅极晶体管、结构、装置、设备、系统及有关工艺的实施方案。在一个方面中，一种装置包含布置在衬底之上的薄膜半导体层。漏极及源极耦合到所述半导体层。所述装置还包含第一栅极、第二栅极及第三栅极，其皆邻近所述半导体层而布置且经配置以分别接收第一控制信号、第二控制信号及第三控制信号。介电层使所述栅极与所述半导体层及彼此绝缘。在第一模式中，所述第一栅极、所述第二栅极及所述第三栅极经配置以使得电荷存储在邻近所述第二栅极的所述半导体层的区中的势阱中。在第二模式中，所述第一栅电极、所述第二栅电极及所述第三栅电极经配置以使得所述所存储电荷穿过邻近所述第三栅电极的所述半导体层的所述区转移且穿过所述源极转移到负荷。
【专利说明】多栅极薄膜晶体管
[0001] 优先权数据
[0002] 本发明主张洪（Hong)等人于2012年7月24日申请的题为"多栅极薄膜晶体管 (MULTI-GATETHIN-FILMTRANSISTOR) "的第13/557, 039号共同待决的美国专利申请案 (代理人案号120304/QUALP134)的优先权益，所述专利申请案在此以其全文引用的方式併 入本文中且用于所有目的。

【技术领域】
[0003] 本发明一般来说涉及电荷存储及转移元件，且更具体来说，涉及适合用于存储电 荷及将电荷转移到例如显示元件等电气或机电组件的多栅极薄膜晶体管结构。

【背景技术】
[0004] 机电系统（EMS)包含具有电气及机械元件、例如致动器及传感器等换能器、光学 组件（包含镜面）及电子装置的装置。可按包含（但不限于）微尺度及纳米尺度的多种尺 度制造EMS。举例来说，微机电系统（MEMS)装置可包含大小在约一微米到数百微米或更大 的范围内的结构。纳米机电系统（NEMS)装置可包含大小小于一微米（包含（例如）小于 数百纳米的大小）的结构。可使用沉积、蚀刻、光刻或蚀刻掉衬底及/或所沉积材料层的部 分或添加层以形成电气、机械及机电装置的其它微机械加工工艺来创造机电元件。
[0005] 一种类型的EMS装置被称为干涉式调制器（IM0D)。如本文中所使用，术语"IM0D" 或"干涉式光调制器"是指使用光学干涉原理选择性地吸收或反射光的装置。在一些实施 方案中，頂 0D可包含一对导电板，所述导电板中的一者或两者可能整体地或部分地为透明 的或反射性的，且能够在施加适当电信号后即刻进行相对运动。在一实施方案中，一个板可 包含沉积在衬底上的静止层，且另一板可包含与所述静止层以气隙分开的反射隔膜。一个 板相对于另一个板的位置可改变入射在頂0D上的光的光学干涉。IM0D装置具有广泛范围 的应用，且预期用于改善现有产品及创造新产品，尤其是具有显示能力的那些产品。
[0006] 在IM0D显示面板及其它电压/电荷驱动像素显示器（例如，液晶显示器（IXD)) 中，常常需要针对整个帧同步地更新显示元件。在常规同步帧更新方案中，将用于每一帧的 像素或显示元件数据写入或扫描到每一相对应的像素处的电荷存储元件（例如，无源电容 器）中，一次一行像素。随后，接着在一个步骤中同步地将所存储电荷从存储元件转移到相 对应的像素。此操作方法一般需要许多电容器及晶体管。当紧凑的外观尺寸及可靠性两者 为设计关注点时，此情形使得实施方案困难。


【发明内容】

[0007] 本发明的结构、装置、设备、系统及工艺各自具有若干创新的方面，其中的单一者 并不仅仅负责本文中所揭示的合乎需要的属性。
[0008] 揭示多栅极薄膜晶体管、装置、设备、系统及有关制造工艺的实例实施方案。根据 本发明中所描述的标的物的一个创新方面，一种装置包含布置在衬底之上的薄膜半导体 层。漏极耦合到所述半导体层且经配置以接收输入信号。源极耦合到所述半导体层的另一 端且经配置以驱动输出信号。所述装置还包含三个栅电极。第一栅电极邻近于所述半导体 层布置在所述漏极与所述源极之间，且经配置以接收第一控制信号。第二栅电极邻近于所 述半导体层布置在所述漏极与所述源极之间，且经配置以接收第二控制信号。第三栅电极 邻近所述半导体层布置在所述漏极与所述源极之间，且经配置以接收第三控制信号。所述 第二栅电极布置在所述第一栅电极与所述第三栅电极之间，使得所述第一栅电极与所述第 二栅电极存在某种重叠且所述第二栅电极与所述第三栅电极存在某种重叠，但所述第一栅 电极与所述第三栅电极不存在重叠。一或多个介电层使所述第一栅电极与所述半导体层绝 缘，使所述第二栅电极与所述半导体层绝缘，使所述第三栅电极与所述半导体层绝缘，且使 所述第一栅电极、所述第二栅电极及所述第三栅电极彼此绝缘。在一些实施方案中，在第一 操作模式中，所述第一栅电极、所述第二栅电极及所述第三栅电极经配置以使得电荷从所 述漏极转入且累积在邻近于所述第二栅电极的所述半导体层的区中的势阱中。在一些实施 方案中，在第二操作模式中，所述第一栅电极、所述第二栅电极及所述第三栅电极经配置以 使得先前累积在邻近于所述第二栅电极的所述半导体层的所述区中的电荷穿过邻近所述 第三栅电极的所述半导体层的所述区转移且随后穿过所述源极转移并作为输出信号而输 出。
[0009] 在一些实施方案中，当在所述第一操作模式中时，所述第三栅电极切断；所述第一 栅电极接收所述第一控制信号且响应于所述第一控制信号而接通；所述第二栅电极接收所 述第二控制信号且响应于所述第二控制信号而接通；且所述漏极接收所述输入信号并响应 于所述输入信号而将电荷传递到所述半导体层。在一些实施方案中，在电荷沿着所述半导 体层累积之后，所述第一栅电极接着切断。因此，在所述第一栅电极切断之后，沿着所述半 导体层累积的电荷累积在邻近所述第二栅电极的所述半导体层的所述区中的所述势阱中。
[0010] 在一些实施方案中，当在所述第二操作模式中时，所述第三栅电极接收所述第三 控制信号且响应于所述第三控制信号而接通；所述第二栅电极切断；且在所述第三栅电极 接通且所述第二栅电极切断之后，将先前累积在邻近所述第二栅电极的所述半导体层的所 述区中的所述电荷转移到所述源极，所述源极接着响应于此，基于所述所转移的电荷产生 所述输出信号。
[0011] 在一些实施方案中，当在所述第一操作模式中时，所述第二栅电极经配置以响应 于所述第二控制信号而处于高电容状态以促进电荷在邻近所述第二栅电极的所述半导体 层的所述区中的所述转移及累积。在一些实施方案中，当在所述第二操作模式中时，所述第 二栅电极经配置以处于低电容状态以促进电荷从邻近所述第二栅电极的所述半导体层的 所述区穿过所述半导体层且进入所述源极中的所述转移。
[0012] 在一些实施方案中，所述第一栅电极邻近所述半导体层的第一侧面而布置，所述 第二栅电极邻近所述半导体层的与所述第一侧面对置的第二侧面而布置，且所述第三栅电 极邻近所述第一侧面而布置。在一些此类实施方案中，所述半导体层的所述第二侧面邻近 所述衬底使得所述第二栅电极布置在所述薄膜半导体层与所述衬底之间。在一些其它实施 方案中，所有三个栅电极邻近所述半导体层的单个侧面而布置。
[0013] 在一些实施方案中，当所述第一栅电极、所述第二栅电极及所述第三栅电极中的 一或多者中的任一者接通时，邻近所述相应栅电极的所述半导体层的部分表现为累积模式 中的传导沟道。在一些实施方案中，当所述第一栅电极、所述第二栅电极及所述第三栅电极 中的一或多者中的任一者切断时，邻近所述相应栅电极的所述半导体层的所述部分呈现能 量势皇且有效地为非传导的。
[0014] 根据本发明中所描述的标的物的另一创新方面，一种装置包含布置在衬底之上的 薄膜半导体装置。漏极装置耦合到所述半导体装置且经配置以接收输入信号。源极装置耦 合到所述半导体装置的另一端且经配置以驱动输出信号。所述装置还包含三个选通装置。 第一选通装置邻近于所述半导体装置布置在所述漏极装置与所述源极装置之间，且经配置 以接收第一控制信号。第二选通装置邻近于所述半导体装置布置在所述漏极装置与所述源 极装置之间，且经配置以接收第二控制信号。第三选通装置邻近所述半导体装置布置在所 述漏极装置与所述源极装置之间，且经配置以接收第三控制信号。所述第二选通装置布置 在所述第一选通装置与所述第三选通装置之间，使得所述第一选通装置与所述第二选通装 置存在某种重叠且所述第二选通装置与所述第三选通装置存在某种重叠，但所述第一选通 装置与所述第三选通装置不存在重叠。一或多个绝缘装置使所述第一选通装置与所述半导 体装置绝缘，使所述第二选通装置与所述半导体装置绝缘，使所述第三选通装置与所述半 导体装置绝缘，且使所述第一选通装置、所述第二选通装置及所述第三选通装置彼此绝缘。 在一些实施方案中，在第一操作模式中，所述第一选通装置、所述第二选通装置及所述第三 选通装置经配置以使得电荷从所述漏极装置转入且累积在邻近于所述第二选通装置的所 述半导体装置的区中的势阱中。在一些实施方案中，在第二操作模式中，所述第一选通装 置、所述第二选通装置及所述第三选通装置经配置以使得先前累积在邻近于所述第二选通 装置的所述半导体装置的所述区中的电荷穿过邻近所述第三选通装置的所述半导体装置 的所述区转移且随后穿过所述源极装置转移作为输出信号。
[0015] 在一些实施方案中，当在所述第一操作模式中时，所述第三选通装置关闭；所述第 一选通装置接收所述第一控制信号且响应于所述第一控制信号而打开；所述第二选通装置 接收所述第二控制信号且响应于所述第二控制信号而打开；且所述漏极装置接收所述输入 信号并响应于所述输入信号而将电荷传递到所述半导体装置。在一些实施方案中，在电荷 沿着所述半导体装置累积之后，所述第一选通装置接着关闭。因此，在所述第一选通装置关 闭之后，沿着所述半导体装置累积的电荷累积在邻近所述第二选通装置的所述半导体装置 的所述区中的所述势阱中。
[0016] 在一些实施方案中，当在所述第二操作模式中时，所述第三选通装置接收所述第 三控制信号且响应于所述第三控制信号而打开；所述第二选通装置关闭；且在所述第三选 通装置打开且所述第二选通装置关闭之后，将先前累积在邻近所述第二选通装置的所述半 导体装置的所述区中的所述电荷转移到所述源极装置，所述源极装置接着响应于此，基于 所述所转移的电荷产生所述输出信号。
[0017] 在一些实施方案中，当在所述第一操作模式中时，所述第二选通装置经配置以响 应于所述第二控制信号而处于高电容状态以促进电荷在邻近所述第二选通装置的所述半 导体装置的所述区中的所述转移及累积。在一些实施方案中，当在所述第二操作模式中时， 所述第二选通装置经配置以处于低电容状态以促进电荷从邻近所述第二选通装置的所述 半导体装置的所述区穿过所述半导体装置且进入所述源极装置中的所述转移。
[0018] 在一些实施方案中，所述第一选通装置邻近所述半导体装置的第一侧面而布置， 所述第二选通装置邻近所述半导体装置的与所述第一侧面对置的第二侧面而布置，且所述 第三选通装置邻近所述第一侧面而布置。在一些此类实施方案中，所述半导体装置的所述 第二侧面邻近所述衬底使得所述第二选通装置布置在所述薄膜半导体装置与所述衬底之 间。在一些其它实施方案中，所有三个选通装置邻近所述半导体装置的单个侧面而布置。
[0019] 在一些实施方案中，当所述第一选通装置、所述第二选通装置及所述第三选通装 置中的一或多者中的任一者打开时，邻近所述相应选通装置的所述半导体装置的部分表现 为累积模式中的传导沟道。在一些实施方案中，当所述第一选通装置、所述第二选通装置及 所述第三选通装置中的一或多者中的任一者关闭时，邻近所述相应选通装置的所述半导体 装置的所述部分呈现能量势皇且有效地为非传导的。
[0020] 在附图及下文描述中阐述本说明书中描述的标的物的一或多个实施方案的细节。 尽管本发明中所提供的实例可能是依据基于EMS及MEMS的显示器来描述，但本文中所提供 的概念可适用于其它类型的显示器，例如液晶显示器（IXD)、有机发光二极管（OLED)显示 器及场发射显示器。其它特征、方面及优点将从所述描述、图式及权利要求书而变得显而易 见。应注意，以下各图的相对尺寸可能未按比例绘制。

【专利附图】

【附图说明】
[0021] 图1展示实例MOSFET的截面侧视图描绘。
[0022] 图2展示实例三栅极薄膜晶体管的截面侧视图描绘。
[0023] 图3展示描绘操作图2中所描绘的三栅极薄膜晶体管的实例方法的时序图。
[0024] 图4展示图2的存储区与存储栅电极之间的电容依据施加到存储栅电极的栅极电 压的曲线图。
[0025] 图5展示实例三栅极薄膜晶体管的截面侧视图描绘。
[0026] 图6展示实例三栅极薄膜晶体管的截面侧视图描绘。
[0027] 图7展示描绘可用以形成图2中所描绘的三栅极薄膜晶体管的实例方法的流程 图。
[0028] 图8A为描绘干涉式调制器（MOD)显示装置的一系列显示元件或显示元件阵列中 的两个邻近的MOD显示元件的等角视图说明。
[0029] 图8B为说明并有基于MOD的显示器的电子装置的系统框图，所述基于MOD的显 示器包含頂0D显示元件的三元件乘三元件阵列。
[0030] 图9A及9B为说明包含多个MOD显示元件的显示装置的系统框图。
[0031] 各个图式中的相似参考数字及名称指示相似元件。

【具体实施方式】
[0032] 所揭示的实施方案包含多栅极薄膜晶体管或晶体管装置/结构（在下文中皆被称 作"晶体管"）的实例，包含三栅极薄膜晶体管（TFT)。在一些实施方案中，三栅极TFT可用 以存储电荷及将电荷转移到显示元件，显示元件例如LCD像素、頂0D像素、另一个基于MEMS 的装置或另一个电气或机电元件。还揭示有关设备、系统及制造工艺及技术。
[0033] 可实施本发明中所描述的标的物的特定实施方案以实现以下潜在优点中的一或 多者。在一些实施方案中，TFT包含有效地充当"作用中M0S电容器"的存储栅电极。在第 一操作模式中，偏压条件为：使得存储栅电极经配置以处于高电容状态以促进电荷在邻近 存储栅电极的TFT的半导体层的存储区中的转移及累积。相反地，在第二操作模式中，偏 压条件为：使得存储栅电极经配置以处于低电容状态与促进电荷从存储区到显示元件的转 移。当处于高电容状态时，相对较低列电压信号可将大量电流注入到邻近存储栅电极 的存储区中。当处于低电容状态时，当存储区电耦合到显示元件时，TFT实现到显示元件的 高度高效的电荷转移。TFT从用以写入及存储电荷的高电容状态切换到用以将电荷转移到 显示元件的低电容状态的能力可导致电力的大量节省以及其它优点。电容切换特征还允许 到显示元件的准确的电荷注入，即使显示元件的电容状态可变化也如此。
[0034] 作为背景，TFT为特定类型的场效应晶体管（FET)，其中半导体层以及一或多个介 电绝缘层及金属接点沉积在衬底之上。TFT通常用于例如IXD显示器等显示器中。TFTFET 不同于例如传统的金属-氧化物半导体（MOS)FET(MOSFET)等常规FET。与TFTFET形成对 比，M0SFET中的半导体层本身为半导体衬底（一通常为硅（Si)晶片一）的部分，包含漏极 区及源极区、介电层、栅极及金属接点的其它电气组件沉积或以其它方式形成到半导体衬 底中或半导体衬底之上。
[0035] 图1展示实例M0SFET100的截面侧视图描绘。描绘M0SFET100是用于比较或 参考目的且其包含半导体衬底102、漏极104、漏极接点105、源极106、源极接点107、栅电 极108及介电绝缘层110。M0S中的"金属"是指栅电极108 (其可为或可能实际上并非金 属的一例如，通常使用多晶硅），"氧化物"是指介电层110 (其可为或可能实际上并非氧化 物一频繁地使用具有较大介电常数的其它电介质），且"半导体"是指半导体衬底102。一 般来说，半导体衬底可为P型（如所展示）为n型。在传统的M0SFET约定中，电流为电子 穿过源极106进入装置中，在穿过半导体衬底102中的沟道区112时经受栅电极108的选 通动作，且穿过漏极104离开。与此命名方案一致，"电洞"将在相反方向上行进一如同常 规电流术语，其中电流经界定为在与正电荷载流子相同的方向上流动。
[0036] 取决于施加到半导体衬底102、漏极104、源极106及栅电极108的偏压， M0SFET100(-更确切地说，在栅电极108下方及源极106与漏极104之间的沟道区112中 的半导体材料一）可被视为处于三个物理上独特的偏压状态中的一者：累积、耗尽或反转。 举例来说，当在累积中对P型M0SFET100加偏压时，多数正电荷载流子（一"电洞"一）累 积在半导体-电介质接口 114附近。当在耗尽中对p型M0SFET100加偏压时，沟道区112 变成耗尽大部分电洞。最后，当在反转中对P型M0SFET100加偏压时，少数负电荷载流子 (―电子一）累积在半导体-电介质接口 114附近，从而在沟道区112中形成导电沟道（"n 沟道"）。类似地，当在累积中对n型M0SFET加偏压时，多数电子累积在半导体-电介质接 口 114附近；当在耗尽中加偏压时，沟道区112变成耗尽大部分电子；且当在反转中加偏压 时，少数电洞在沟道区112中形成导电沟道（"p沟道"）。
[0037] 还作为背景，例如MOD显示器或IXD显示器等显示器一般包含还被称作像素的 显示元件的阵列。一些此类显示器可包含按数百或数千行及数百或数千列布置的数百、数 千或数百万个像素的阵列。举例来说，一些此类显示器包含1024X768阵列、1366X768或 1920X1080阵列，其中第一数字指示按列数计的显示器的宽度且第二数字指示按行数计的 显示器的高度。每一像素又可包含一或多个子像素。举例来说，每一像素可包含分别发出 红光、绿光及蓝光的红色子像素、绿色子像素及蓝色子像素。可选择性地组合三种颜色以产 生及显示变化强度的各种颜色。举例来说，每一红色子像素、绿色子像素及蓝色子像素又可 进一步包含用于分离地调整组成颜色由像素发出的红色、绿色及蓝色--)中的每一者 的强度的一或多个子子像素的阵列。
[0038] 每一像素、子像素或子子像素可通过如本发明中所描述的多栅极TFT来驱动。TFT 及相对应的像素或像素元件的组合在下文中可被共同地称作显示元件。图2展示实例三栅 极TFT200的截面侧视图描绘。TFT200包含衬底202、漏极204、源极206、薄膜半导体层 208、第一"写入"栅电极210、第二"存储"栅电极212、第三"转移"栅电极214、第一（或下 部）介电层216及第二（或上部）介电层218。在所揭示的实施方案中，并不意味着限制 为固有的或借助于将"漏极" 204称作与"源极"形成对比的"漏极"或将"源极" 206称作与 "漏极"形成对比的"源极"来暗示。也就是说，两个术语（一漏极及源极一）在本发明中可 互换地使用。举例来说，电子可借助于漏极204进入三栅极TFT200中且借助于源极206离 开三栅极TFT200,或反过来也一样，此取决于用于半导体层208中的半导体材料的类型及 取决于施加到栅电极210、212及214的偏压。
[0039] 在图2中所描绘的实施方案中，写入栅电极210及转移栅电极214邻近薄膜半导 体层208的一个侧面而布置，而存储栅电极212邻近薄膜半导体层208的对置侧面而布置。 更具体来说，图2描绘以下实施方案：其中写入栅电极210及转移栅电极214布置在薄膜 半导体层208的上表面220之上，而存储栅电极212布置在半导体层208的下表面222下 方。在一些其它实施方案中，布置可为颠倒的；也就是说，存储栅电极212可布置在上表面 220之上，而写入栅电极210及转移栅电极214可布置在下表面222下方。举例来说，图5 展示此类实例三栅极TFT500的截面侧视图描绘。TFT500包含衬底502、漏极504、源极 506、薄膜半导体层508、第一"写入"栅电极510、第二"存储"栅电极512、第三"转移"栅电 极514、第一（或下部）介电层516及第二（或上部）介电层518。与图2中所描绘的TFT 200相似，图5中所描绘的TFT500经布置以使得写入栅电极510及转移栅电极514邻近薄 膜半导体层508的一个侧面而布置，而存储栅电极512邻近薄膜半导体层508的对置侧面 而布置。然而，与图2中所描绘的TFT200相反，图5中所描绘的TFT500经布置以使得写 入栅电极510及转移栅电极514布置在薄膜半导体层508的下表面522之下，而存储栅电 极512布置在半导体层508的上表面520之上。
[0040] 在再其它实施方案中，所有三个栅电极（一写入栅电极210、存储栅电极212及转 移栅电极214-）可布置在薄膜半导体层208的同一侧面上，在薄膜半导体层208的下方或 上方。举例来说，在稍后描述的图6中描绘此类实施方案。
[0041] 在图2中所描绘的实施方案中，写入栅电极210与漏极204、薄膜半导体层208及 其它组件通过上部介电层218而绝缘。上部介电层218还使转移栅电极214与源极206、薄 膜半导体层208及其它组件绝缘。存储栅电极212与薄膜半导体层208及其它组件通过下 部介电层216而绝缘。
[0042] 在一些实施方案中，漏极204经电耦合以接收列电压信号VMumn。在典型矩阵寻址 方案中，按列电压信号形式将控制信号发送到显示器的每一列，且按行选择电压信号形式 将控制信号发送到显示器的每一行。因此，对于mXn显示器，此类方案可能需要m个列电 压信号及n个行选择电压信号。可同时将每一列电压信号施加到显示元件的整个列。 类似地，可同时将每一行选择电压信号VKOTS^t施加到显示元件的整个行。在图2中所描绘 的实施方案中，写入栅电极210经电耦合以接收行选择电压信号。另外，存储栅电 极212经电耦合以接收存储控制电压信号VstOTage，转移栅电极214经电耦合以接收转移控 制电压信号VTMnsfe,，且源极206电耦合到例如像素或像素元件224等负荷。举例来说，如上 文所描述，像素元件224可为LCD像素或MOD像素。然而，在其它实施方案中，源极206所 耦合到的负荷可为不同的基于MEMS的元件或其它电气或机电元件。源极206还可经电耦 合以接收重置电压信号VK_t。
[0043] 在一些实施方案中，在第一操作模式中，写入栅电极210、存储栅电极212及转移 栅电极214经配置以使得电荷从漏极204转入且随后累积在邻近存储栅电极212的半导体 层208的区226中的电势阱中。在一些实施方案中，在第二操作模式中，写入栅电极210、存 储栅电极212及转移栅电极214经配置以使得先前累积在邻近存储栅电极212的半导体层 208的区226中的电荷穿过邻近转移栅电极214的半导体层208的区穿过半导体层208转 移且随后穿过转移到源极206。从源极206,所转移的电荷输出到像素元件224。
[0044] 图3展示描绘操作图2中所描绘的三栅极TFT200的实例方法的时序图。在实例 时序图中，半导体层208为n型半导体材料，但在其它实施方案中，当使用p型半导体材料 层时，可颠倒电压。在一些实施方案中，在h时，经由列电压信号Vfolmm将待写入到显示元 件224的数据施加到漏极204。在时间^时，行选择电压信号VKOTSeleet从低（例如，负电压 或小的正电压）切换到高（例如，大于低电压的正电压），从而有效地"接通"或"打开"写 入栅电极210以实现穿过写入栅电极210下方的半导体层208进行的传导。而且在时间心 时，或大约那时，存储控制电压信号VstOTage从低切换到高。转移控制电压信号VTransfCT在此 时间期间保持处于低，从而致使转移栅电极214处于"切断"或"关闭"状态。
[0045] 由于到漏极204、写入栅电极210及存储栅电极212的这些偏压，因此由漏极204 接收的多数电荷载流子（例如，电子）流经半导体层208朝向写入栅电极210。此电荷中的 一些电荷可累积在写入栅电极210下方。由于施加到存储栅电极212的偏压VstOTage，因此大 部分电荷流入到邻近存储栅电极212的区226中。在时间t3，行选择电压信号VKOTS^rt从高 切换到低。因此，写入栅电极210下方的剩余电荷流入到邻近存储栅电极212的区226中。 在七 4时关断列电压。现在累积在区226中的电荷基本上截留在邻近存储栅电极212 的半导体层208的区226中的电势阱中。有效地，存储栅电极210及半导体层208的区226 用作通过下部介电层216分离的电容器的板。以此方式，待写入到显示元件224的数据可 高效地作为电荷存储在区226中。
[0046] 在一些实施方案中，在将所有数据写入到整个显示器或显示器的子阵列的所有相 对应的三栅极TFT200之后，用于整个显示器（或子阵列）的所存储电荷同步地从三栅极 TFT200转移到相对应的所耦合的像素元件224。举例来说，在时间t5开始，转移控制电压 信号VTMnsf"从低切换到高，从而有效地接通转移栅电极214。在时间1 6，存储控制电压信号 VstOTage从高切换到低，从而有效地切断存储栅电极212。因此，先前累积在区226中的电荷 流经转移栅电极214下方的半导体层208且穿过源极206流出，在源极206中，所述电荷接 着转移到像素元件224。在给予时间使电荷转移到像素元件224之后，转移控制电压信号 妾着在17时从高切换回到低，从而切断转移栅电极214。在一些实施方案中，在时 间h之前或在15之前或在另一合适时间，对重置电压VK6S6t加偏压以使像素元件224重置。 举例来说，可使用重置电压VK_t来激活或关闭将像素元件224连接到地的开关228 (例如， MOSFET晶体管）。
[0047] 因此，当给定栅电极"接通"或"打开"时，对于累积型操作模式中的多数电荷载流 子（n型半导体材料中的电子）来说，邻近给定栅电极的半导体层208的部分为传导的。与 此对比，当给定栅电极"切断"或"关闭"时，邻近给定栅电极的半导体层208的部分有效地 为非传导的，这是因为其用作能量势皇。
[0048] 在一些实施方案中，漏极204、写入栅电极210、存储栅电极212、转移栅电极214及 源极206经布置以使得漏极204与写入栅电极210存在某种"垂直"重叠，写入栅电极210 与存储栅电极212存在某种垂直重叠，存储栅电极212与转移栅电极214存在某种垂直重 叠，且转移栅电极214与源极206存在某种垂直重叠。此重叠确保在施加到栅电极的偏压 切换时的高电容耦合及电荷跨越半导体层208从势阱到势阱的高效转移；也就是说，在偏 压切换时，电荷从栅电极中的给定栅电极下方的半导体层208的部分到紧接着的栅电极的 转移。
[0049] 存储栅电极212有效地充当"作用中M0S电容器"。在第一操作模式中，偏压条件 为：使得存储栅电极212经配置以处于高电容状态以促进电荷在邻近存储栅电极212的半 导体层208的区226中的转移及累积。相反地，在第二操作模式中，偏压条件为：使得存储 栅电极212经配置以处于低电容状态以促进电荷从区226穿过源极206到像素元件224的 转移。当处于高电容状态时，相对较低的列电压信号可将大量电流注入到邻近存储栅 电极212的区226中。当处于低电容状态时，当区226经由转移栅电极214电耦合到像素 元件224时，三栅极TFT200实现到像素元件224的高度高效电荷转移。
[0050] 在特定实施方案中，三栅极TFT200的电容切换能力在降低所需的列电压Vfolumn 中起到主要作用，或为关键因素。电容切换能力还确保：通过存储栅电极212存储在半导体 层208的区226中的大部分电荷（如果并非实质上所有电荷的话）可转移到目标负荷，而 不管是像素元件224、另一MEMS元件还是其它电气元件或装置。更确切地说，通过在转移操 作期间或之前减小存储栅电极212及区226的电容，存储在区226中的几乎所有电荷可快 速地转移到负荷元件224。此情形与传统的斗链电容器阵列形成对比，在传统的斗链电容器 阵列中，电荷的转移常常取决于呈现在每一节点处的电容值；取决于显示元件恰好呈何种 状态，此情形对于呈现变化的电容的显示装置来说可成为问题。
[0051] 此情形也为显著不同于常规显示器之处，常规显示器在写入操作期间使用具有相 关联的固定电容的无源电容器来存储及转移电荷。在此类常规装置中，电荷转移的程度取 决于存储电容器的电容及像素元件224的电容的量值。也就是说，在使用无源电容器的常 规显示器中，因为电容是固定的，所以在写入操作期间存储在无源电容器中的电荷将在无 源电容器与其在转移操作期间正驱动的负荷之间共享。此情形为不利的，这至少部分地因 为供（例如）有源矩阵显示器消耗的电力与列电压的平方乘以相对较大寄生电容的所得值 成比例。在一些实施方案中，总的寄生电容为以下各者的总和：晶体管寄生电容（还被称 作栅极到源极电容）、像素本地的边缘电容，及互连迹线到地电容，例如，从重叠及当沿着整 个列驱动电极集成时的边缘电容。作为参考，对于具有相对较高分辨率（例如，500到1000 行）的一些现代的显示面板，总的寄生电容可在10皮法到100皮法或甚至更高的范围内。
[0052] 三栅极TFT200从用以写入及存储电荷的高电容状态切换到用以将电荷转移到 像素元件224的低电容状态的能力可导致电力的显著节省以及其它优点。电容切换特征还 允许到像素元件224的准确的电荷注入，即使像素元件224的电容状态可能变化也如此。更 具体来说，所揭示的电容切换特征可通过设计三栅极TFT200使得存储栅电极212的电容 在处于低电容状态时比像素元件224的最小电容值低了充足的裕度来允许准确的电荷注 入。此情形还具有关于对像素元件224的控制的至关重要的稳定性暗示，这是因为电荷控 制方面允许改善的调谐范围。
[0053] 在一些实施方案中，栅电极210、212及214中的一或多者可各自由一种材料、金 属、金属合金或金属层、合金或其它材料形成。举例来说，适合于形成栅电极2KK212及214 的金属可包含Al、Mo、Ti、W或Cu。在一些实施方案中，半导体层208是由氧化铟镓锌（IGZO) 形成。但在一些其它实施方案中，半导体层208 -般可由任何合适的氧化物半导体形成， 例如非晶形氧化物半导体。举例来说，可用于形成非晶形氧化物半导体层的合适的材料可 包含In、Zn、Sn、Hf及Ga。一些特定实例包含InGaZnO、InZnO、InHfZnO、InSnZnO、SnZnO、 InSnO、GaZnO及ZnO。在一些实施方案中，此类氧化物半导体层可通过物理气相沉积（PVD) 技术来形成，包含（例如）脉冲激光沉积（PLD)、溅射沉积、电子束PVD(电子束PVD)及蒸发 沉积中的一或多者。在一些实施方案中，半导体层208具有在大约20纳米到100纳米的范 围内的厚度。
[0054] 在特定实施方案中，三栅极TFT200展现极低泄漏且，当接通时，仅在累积模式中 操作（与反转模式形成对比）。通过存储栅电极212形成的M0S电容器基本上从当M0S电 容器处于累积模式中时的氧化物电容、存储栅电极212与写入栅电极210之间的重叠电容 及存储栅电极212与转移栅电极214之间的重叠电容的总和（高）变化到当M0S电容器切 断时的仅存储栅电极212与写入栅电极210之间的重叠电容及存储栅电极212与转移栅电 极214之间的重叠电容的总和（小）。在一些实施方案中，三栅极TFT200的特征在于当归 因于M0S结物理学偏移了施加到存储栅电极212的电压而导致能带弯曲时的平能带栅极电 压。此偏移还用作累积模式（一当大部分载流子朝向半导体-电介质接口迀移时一）与弱 耗尽机制的开始之间的边界。举例来说，当使用IGZ0形成n型半导体材料层208时，随着 电压Vst"agelH向地增加到高于平能带电压，累积变得更强，而当电压被负向地驱动到低于 平能带电压时，实行耗尽。
[0055] 图4展示通过存储区226及存储栅电极212形成的M0S电容器的电容依据施加到 存储栅电极212的栅极电压VstOTage的曲线图。在一些实施方案中，通过以下等式来描述或 近似图4中所展示的电容-电压（CV)特征曲线或特性：
[0056]

【权利要求】
1. 一种装置，其包括： 衬底（202、502、602); 薄膜半导体层（208、508、608)，其布置在所述衬底之上； 漏极（204、504、604)，其耦合到所述半导体层； 源极（206、506、606)，其耦合到所述半导体层； 第一栅电极（210、510、610)，其邻近所述半导体层且在所述漏极与所述源极之间布置， 所述第一栅电极能够接收第一控制信号； 第二栅电极（212、512、612)，其邻近所述半导体层且在所述漏极与所述源极之间布置， 所述第二栅电极能够接收第二控制信号； 第三栅电极（214、514、614)，其邻近所述半导体层且在所述漏极与所述源极之间布置， 所述第三栅电极能够接收第三控制信号，所述第二栅电极布置在所述第一栅电极与所述第 三栅电极之间以使得所述第一栅电极与所述第二栅电极存在某种重叠且所述第二栅电极 与所述第三栅电极存在某种重叠；以及 一或多个介电层（216、218、516、518、616)，其使所述第一栅电极与所述半导体层绝缘， 使所述第二栅电极与所述半导体层绝缘，使所述第三栅电极与所述半导体层绝缘，及使所 述第一栅电极、所述第二栅电极及所述第三栅电极彼此绝缘。
2. 根据权利要求1所述的装置，其中： 所述第一栅电极（210、510)邻近所述半导体层（208、508)的第一侧面（220、522)而布 置； 所述第二栅电极（212、512)邻近所述半导体层的与所述第一侧面对置的第二侧面 (222、520)而布置；且 所述第三栅电极（214、514)邻近所述第一侧面而布置。
3. 根据权利要求2所述的装置，其中，所述半导体层（208)的所述第二侧面（222)邻近 所述衬底（202)，使得所述第二栅电极（212)布置在所述薄膜半导体层（208)与所述衬底之 间。
4. 根据权利要求1所述的装置，其中： 所述第一栅电极（610)邻近所述半导体层（608)的第一侧面而布置； 所述第二栅电极（612)邻近所述第一侧面而布置；且 所述第三栅电极（614)邻近所述第一侧面而布置。
5. 根据任何前述权利要求所述的装置，其中当所述第一栅电极、所述第二栅电极及所 述第三栅电极（210、212、214、510、512、514、610、612、614)中的一或多者中的任一者接通 时，所述半导体层（208、508、608)邻近所述相应栅电极的部分表现为传导通道。
6. 根据任何前述权利要求所述的装置，其中当所述第一栅电极、所述第二栅电极及所 述第三栅电极（210、212、214、510、512、514、610、612、614)中的一或多者中的任一者切断 时，所述半导体层（208、508、608)邻近所述相应栅电极的所述部分为非传导的。
7. 根据任何前述权利要求所述的装置，其中所述半导体层（208、508、608)具有在大约 10纳米nm到大约100纳米的范围内的厚度。
8. 根据任何前述权利要求所述的装置，其中所述第一栅电极、所述第二栅电极及所述 第三栅电极（210、212、214、510、512、514、610、612、614)中的每一者与所述半导体层（208、 508、608)邻近所述第一栅电极、所述第二栅电极及所述第三栅电极的所述相应部分之间的 所有所述一或多个介电层（216、218、516、518、616)的厚度大约小于约200纳米。
9. 根据任何前述权利要求所述的装置，其中所述半导体层（208、508、608)是由非晶形 氧化铟镓锌IGZO、非晶硅Si或低温多晶硅LTPS中的至少一者形成。
10. 根据任何前述权利要求所述的装置，其中所述装置能够产生驱动基于微机电系统 MEMS的装置或液晶显示器LCD像素元件（224)的输出信号。
11. 根据任何前述权利要求所述的装置，其中所述装置能够响应于所述第一控制信号、 所述第二控制信号及所述第三控制信号而在其中所述装置存储电荷的至少一第一操作模 式及其中所述装置转移电荷的第二操作模式中操作。
12. 根据权利要求11所述的装置，其中： 当在所述第一操作模式中操作时，所述第二栅电极（212、512、612)处于相对高电容状 态以促进电荷在邻近所述第二栅电极的所述半导体层（208、508、608)的区（226、626)中的 转移及累积；且 当在所述第二操作模式中操作时，所述第二栅电极（212、512、612)处于相对低电容状 态以促进电荷从邻近所述第二栅电极的所述半导体层（208、508、608)的所述区（226、626) 的所述转移。
13. -种装置，其包括： 薄膜半导体装置（208、508、608); 漏极装置（204、504、604)，其耦合到所述半导体装置； 源极装置（206、506、606)，其耦合到所述半导体装置； 第一选通装置（210、510、610)，其邻近所述半导体装置且在所述漏极装置与所述源极 装置之间布置，所述第一选通装置能够接收第一控制信号； 第二选通装置（212、512、612)，其邻近所述半导体装置且在所述漏极装置与所述源极 装置之间布置，所述第二选通装置能够接收第二控制信号； 第三选通装置（214、514、614)，其邻近所述半导体装置且在所述漏极装置与所述源极 装置之间布置，所述第三选通装置能够接收第三控制信号，所述第二选通装置布置在所述 第一选通装置与所述第三选通装置之间以使得所述第一选通装置与所述第二选通装置存 在某种重叠且所述第二选通装置与所述第三选通装置存在某种重叠；以及 一或多个绝缘装置（216、218、516、518、616)，其使所述第一选通装置与所述半导体装 置绝缘，使所述第二选通装置与所述半导体装置绝缘，使所述第三选通装置与所述半导体 装置绝缘，及使所述第一选通装置、所述第二选通装置及所述第三选通装置彼此绝缘。
14. 根据权利要求13所述的装置，其中： 所述第一选通装置（210、510)邻近所述半导体装置（208、508)的第一侧面（220、522) 而布置； 所述第二选通装置（212、512)邻近所述半导体装置的与所述第一侧面对置的第二侧 面（222、520)而布置；且 所述第三选通装置（214、514)邻近所述第一侧面而布置。
15. 根据权利要求13所述的装置，其中： 所述第一选通装置（610)邻近所述半导体装置（608)的第一侧面而布置； 所述第二选通装置（612)邻近所述第一侧面而布置；且 所述第三选通装置（614)邻近所述第一侧面而布置。
16. 根据权利要求13到15中任一权利要求所述的装置，其中所述装置能够响应于所述 第一控制信号、所述第二控制信号及所述第三控制信号而在其中所述装置存储电荷的至少 一第一操作模式及其中所述装置转移电荷的第二操作模式中操作。
17. 根据权利要求16所述的装置，其中： 当在所述第一操作模式中操作时，所述第二选通装置（212、512、612)处于相对高电容 状态以促进电荷在邻近所述第二选通装置的所述半导体装置（208、508、608)的区（226、 626)中的转移及累积；且 当在所述第二操作模式中操作时，所述第二选通装置（212、512、612)处于相对低电 容状态以促进电荷从邻近所述第二选通装置的所述半导体装置（208、508、608)的所述区 (226、626)的所述转移。
【文档编号】H01L29/786GK104508829SQ201380038720
【公开日】2015年4月8日 申请日期:2013年7月12日 优先权日:2012年7月24日
【发明者】约翰·贤哲·洪, 金天弘, 冯子青 申请人:高通Mems科技公司