像素结构的制作方法
【专利摘要】本发明是有关于一种像素结构，包括可挠性基板、主动元件、导通图案、第一绝缘层以及像素电极。主动元件配置于可挠性基板上并包括栅极、沟道、源极与漏极。源极与漏极连接于沟道并彼此分离。沟道与栅极在厚度方向上堆叠设置。主动元件配置于导通图案与可挠性基板之间。导通图案电性连接至主动元件的漏极。第一绝缘层覆盖导通图案并具有彼此分离且暴露出导通图案的多个第一接触窗。第一绝缘层配置于像素电极与导通图案之间。像素电极通过第一接触窗而电性连接至导通图案。
【专利说明】像素结构
【技术领域】
[0001] 本发明是有关于一种像素结构，且特别是有关于一种设置于可挠性基板上的像素 结构
【背景技术】
[0002] 随着显示技术的突飞猛进，显示器已从早期的阴极射线管（CRT)显示器逐渐地发 展到目前的平面显示器（Flat Panel Display,FPD)。相较于硬质载板（例如是玻璃基板） 所构成的平面显示器，由于可挠性基板（例如是塑胶基板）具有可挠曲及耐冲击等特性，因 此近年来已着手研究将像素结构制作于可挠性基板上的可挠式显示器。
[0003] 这样的显示器对外力冲击必须具有良好的耐受性。不过，在冲击试验中发现现行 的可挠式显示器常常发生像素结构破碎无法通过试验。这也意味着，现行的这类产品在使 用过程中若受到外力的撞击，可能容易破裂而损坏。因此，现行可挠式产品的信赖性在冲击 的耐受性上仍需要改良。
【发明内容】
[0004] 有鉴于此，本发明提供一种像素结构，其不易因外力的冲击而失效。
[0005] 本发明提出一种像素结构。此像素结构包括可挠性基板、主动元件、导通图案、第 一绝缘层以及像素电极。主动元件配置于可挠性基板上并包括栅极、沟道、源极与漏极。源 极与漏极连接于沟道并彼此分离。沟道与栅极在厚度方向上堆叠设置。主动元件配置于导 通图案与可挠性基板之间。导通图案电性连接至主动元件的漏极。第一绝缘层具有彼此分 离且暴露出导通图案的多个第一接触窗。第一绝缘层配置于像素电极与导通图案之间。像 素电极通过第一接触窗而电性连接至导通图案。
[0006] 在本发明的实施例中，上述的第一绝缘层的多个第一接触窗分别暴露出导通图案 的多个导通点，而这些导通点分散地设置。
[0007] 在本发明的实施例中，上述的多个导通点分散地位于像素电极的周边。
[0008] 在本发明的实施例中，上述的导通图案位于像素电极的周边。
[0009] 在本发明的实施例中，上述的导通图案为环绕像素电极的环状图案。
[0010] 在本发明的实施例中，沿着垂直于上述的可挠性基板的方向看去，导通图案与像 素电极的周边重叠。
[0011] 在本发明的实施例中，上述的像素结构更包括辅助电极。辅助电极配置于可挠性 基板与电容电极之间。辅助电极电性连接至导通图案。
[0012] 在本发明的实施例中，上述的像素结构更包括电容电极。电容电极配置于可挠性 基板与像素电极之间。电容电极电性连接至参考电位。
[0013] 在本发明的实施例中，上述的像素结构更包括第二绝缘层以及第三绝缘层。第二 绝缘层位于辅助电极与电容电极之间。第三绝缘层位于电容电极与导通图案之间。
[0014] 在本发明的实施例中，上述的第二绝缘层具有第二接触窗，第三绝缘层具有两个 第三接触窗，这些第三接触窗之一与第二接触窗相通，这些第三接触窗之另一暴露出主动 元件的漏极，导通图案填入第二接触窗以及这些第三接触窗之一而电性连接至辅助电极。 导通图案填入这些第三接触窗之另一而电性连接至主动元件的漏极。
[0015] 在本发明的实施例中，上述的像素结构更包括资料线以及扫描线。资料线与源极 连接。扫描线与栅极连接。
[0016] 基于上述，在本发明的实施例的像素结构中，像素电极通过多个接触窗而电性连 接至导通图案，又导通图案电性连接至主动元件。因此，即使像素电极在冲击测试中碎裂成 多片分离的子像素电极，这些子像素电极仍可通过对应的接触窗连接至导通图案，进而与 主动元件电性连接。如此一来，像素结构通过冲击测试的机率便可提高。
[0017] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式 作详细说明如下。
【专利附图】
【附图说明】
[0018] 图1为本发明的实施例的像素结构的俯视示意图。
[0019] 图2为图1的像素结构沿剖线A-A'及B-B'的剖面示意图。
[0020] 图3为本发明另一实施例的像素结构的俯视示意图。
[0021] 图4为本发明又一实施例的像素结构的俯视示意图。
[0022] 图5至图12为图1的像素结构中各膜层的俯视示意图。
[0023] 【符号说明】
[0024] 100:像素结构 110:可挠性基板
[0025] 120、120A、120B :导通图案 122 :导通点
[0026] 130 :第一绝缘层 132 :第一接触窗
[0027] 140:像素电极 142:子像素电极
[0028] 150:第三绝缘层 152、154 :第三接触窗
[0029] 160:辅助电极 170 :第二绝缘层
[0030] 172:第二接触窗 180:电容电极
[0031] 182:电极部 184:连接部
[0032] A-A'、B-B ' ：剖线 AM :沟道
[0033] D :漏极 DL :资料线
[0034] d :距离 G :栅极
[0035] K:厚度方向 Ml :第一金属层
[0036] M2 :第二金属层 M3 :第三金属层
[0037] S :源极 SL :扫描线
[0038] T :主动元件
【具体实施方式】
[0039] 为进一步阐述本发明为达成预定发明目的所采取的技术手段以及其功效，以下结 合附图及较佳实施例，对依据本发明提出的像素结构的【具体实施方式】、结构、特征及其功 效，详细说明如后。
[0040] 图1为本发明的实施例的像素结构的俯视示意图。图2为图1的像素结构沿剖线 A-A'及B-B'的剖面示意图。请参照图1及图2,像素结构100包括可挠性基板110、配置于 可挠性基板110上的主动元件T、导通图案120、第一绝缘层130以及像素电极140。主动元 件T包括栅极G、沟道AM、源极S与漏极D。源极S与漏极D连接于沟道AM并彼此分离，而 沟道AM与栅极G在厚度方向K上（标示于图2)堆叠设置。在本实施例中，导电图案120 可位于像素电极140与可挠性基板110之间。可挠性基板110是指软性的基板。可挠性基 板110的材质例如为塑胶，但本发明不以此为限。
[0041] 主动元件T配置于导通图案120与可挠性基板110之间，且导通图案120电性连 接至主动元件T的漏极D。具体而言，本实施例的像素结构100更包括配置于导通图案120 与主动元件T的漏极D之间的第三绝缘层150。第三绝缘层150具有第三接触窗152。导 通图案120填入第三接触窗152而与主动元件T的漏极D电性连接。在本实施例中，主动 元件T以底部栅极型晶体管为示例。然而，本发明不限于此，在其他实施例中，主动元件T 亦可为顶部栅极型或其他适当型式的晶体管。
[0042] 第一绝缘层130覆盖导通图案120并具有彼此分离且暴露出导通图案120的多个 第一接触窗132。第一绝缘层130配置于像素电极140与导通图案120之间。在本实施例 中，导通图案120可配置于像素电极140与可挠性基板110之间。导通图案120及像素电极 140可为反射性及延展性佳的导电材质，例如金属。值得注意的是，像素电极140通过多个 第一接触窗132而电性连接至导通图案120,又导通图案120电性连接至主动元件T的漏极 D。因此，如图1所示，若像素电极140在冲击测试中碎裂成多片分离的子像素电极142,则 子像素电极142仍可通过导通图案120电性连接至主动元件T的漏极D，而使像素电极140 不致失效。换言之，通过导通图案120及多个第一接触窗132,像素结构100可增加像素电 极140与主动元件T间的导通点122的面积，进而降低像素电极140在冲击测试中失效的 机率。
[0043] 第一绝缘层130的这些第一接触窗132分别暴露出导通图案120的多个导通点 122。在本实施例中，这些导通点122可分散地设置。举例而言，如图1所示，这些导通点 122可分散地位于像素电极140的周边。分散配置的多个导通点122可增加碎裂成多片的 子像素电极142仍与主动元件T电性连接的机率，而更进一步地提高像素结构100通过冲 击测试的机率。
[0044] 请继续参照图1及图2,本实施例的像素结构100更包括辅助电极160。在本实施 例中，辅助电极160可为反射性及延展性佳的导电材质，例如金属。辅助电极160配置于可 挠性基板110与导通图案120之间，且电性连接至导通图案120。具体而言，像素结构100 更包括配置于辅助电极160与导通图案120之间的第二绝缘层170。第三绝缘层150配置 于导通图案120与第二绝缘层170之间。第二绝缘层170具有第二接触窗172。第二接触 窗172与第三绝缘层150的第三接触窗154相通。导通图案120填入第二接触窗172以及 第三接触窗154而电性连接至辅助电极160。
[0045] 本实施例的像素结构100更包括电容电极180。电容电极180配置于可挠性基板 110与像素电极140之间。辅助电极160配置于可挠性基板110与电容电极180之间，且电 容电极180电性连接至参考电位。在本实施例中，电容电极180与像素电极140没有实体上 连接而彼此耦合。此外，电容电极180与辅助电极160也没有实体上连接而彼此耦合。在 本实施例中，电容电极180耦合于像素电极140与辅助电极160的设计构成了储存电容结 构。电容电极180重叠于像素电极140与辅助电极160的面积可决定储存电容值的大小。 具体而言，电容电极180与辅助电极160及像素电极140可大部份重叠，借以提高储存电容 值的大小而维持像素结构100的显示稳定性。
[0046] 在本实施例中，为了适度地分散导通点122的位置并使像素结构100的储存电容 值不致于过大，导通图案120可设计为适当的图样，且与像素电极140、电容电极180及辅助 电极160保持适当的相对位置。举例而言，导通图案120可为环绕像素电极140的环状图 案。沿着垂直于可挠性基板110的方向看去（即垂直于图1纸面的方向，亦即图2所示的 厚度方向K)，此环状图案可与像素电极140的周边重叠。电容电极180可划分为与辅助电 极160重叠的电极部182以及由电极部182向外延伸的连接部184。导通图案120可跨越 连接部184并包围电极部182，且导通图案120与电极部182可不重叠。
[0047] 从另一角度来说，本实施例的像素结构100更包括与主动元件T的源极S连接的 资料线DL以及与主动元件T的栅极G连接的扫描线SL。沿着垂直于可挠性基板110的方 向看去，导通图案120可位于电容电极180与资料线DL以及扫描线SL之间。在此配置下， 导通图案120与电容电极180重叠面积便不会过大，而使像素结构100的储存电容值可被 控制在适当范围内，且导通点122的位置亦可适度地被分散。
[0048] 需说明的是，导通图案120的图样以及导通图案120与像素电极140、电容电极 180及辅助电极160的相对位置并不限于图1及图2中所示。设计者可根据像素结构100 实际的需求变化之。以下以图2及图3举例说明。图3为本发明另一实施例的像素结构的 俯视示意图。在图3中，除导通图案120A之外的元件与图1的对应元件相同，故采用相同 的标号。在图3中，导通图案120A大致上可为位于像素电极140周边的U型图案。此U型 图案的两边的长度可相同或不相同。图4为本发明又一实施例的像素结构的俯视示意图。 在图4中，除导通图案120B之外的元件与图1的对应元件相同，故采用相同的标号。在图 4中，导通图案120B大致上可为位于像素电极140周边的L型图案。
[0049] 为了更清楚地表示各膜层的图案，图5至图12为图1的像素结构中各膜层的俯视 示意图。请参照图1、图2与图5，第一金属层Ml位于第二绝缘层170与可挠性基板110之 间。第一金属层Ml包括有扫描线SL、栅极G与辅助电极160。扫描线SL与栅极G彼此实 体连接而电性连接在一起。另外，辅助电极160不与扫描线SL实体连接也不与栅极G实体 连接。因此，辅助电极160电性绝缘于扫描线SL与栅极G。
[0050] 请同时参照图1、图2与图6，第二绝缘层170实质上覆盖住第一金属层M1，并具 有第二接触窗172，其中第二接触窗172暴露出辅助电极160。请同时参照图1、图2与图 7，沟道层具有沟道AM，其中沟道AM覆盖部份的栅极G。请同时参照图1、图2与图8，第二 金属层M2位于第三绝缘层150与第二绝缘层170之间。第二金属层M2包括有资料线DL、 源极S、漏极D与电容电极180。源极S实体连接于资料线DL。在此，源极S与漏极D为彼 此分离的两个导体图案。在图2中，源极S与漏极D对应地连接于位在栅极G上方的沟道 AM。电容电极180没有实体连接资料线DL、源极S与漏极D，而电性绝缘于资料线DL、源极 S与漏极D。在本实施例中，电容电极180与漏极D相隔距离d使得第二绝缘层170中的第 二接触窗172位在距离d所定义的区域当中。如此，辅助电极160有一部份的面积不与电 容电极180重叠而被第二接触窗172暴露出来。
[0051] 请同时参照图1、图2与图9,第三绝缘层150具有第三接触窗152与第三接触窗 154。第三接触窗152的位置对应于第二金属层M2中的漏极D。第三接触窗154则对应于 第二绝缘层170的第二接触窗172。因此，第三接触窗154与第二接触窗172共同地暴露出 辅助电极160。请同时参照图1、图2与图10,第三金属层M3包括导通图案120。在本实施 例中，导通图案120覆盖辅助电极160的部份边缘以及电容电极180的连接部184,并包围 且暴露出电容电极180的电极部182。请同时参照图1、图2与图11，第一绝缘层130具有 多个第一接触窗132。第一接触窗132暴露出导通图案120的多个导通点122。请同时参 照图1、图2与图12,像素电极140填入多个第一接触窗132而与导通图案120的多个导通 点122接触。
[0052] 综上所述，在本发明的实施例的像素结构中，像素电极通过多个接触窗而电性连 接至导通图案，又导通图案电性连接至主动元件。因此，即便像素电极在冲击测试中碎裂成 多片分离的子像素电极，这些子像素电极仍可通过对应的接触窗连接至导通图案，进而与 主动元件电性连接。如此一来，即使像素电极在冲击测试中碎裂仍不易失效，进而提升像素 结构通过冲击测试的机率。
[0053] 以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽 然本发明已以较佳实施例揭示如上，然而并非用以限定本发明，任何熟悉本专业的技术人 员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更 动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的 技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案 的范围内。
【权利要求】
1. 一种像素结构，其特征在于包括： 可挠性基板； 主动元件，配置于该可挠性基板上，并包括栅极、沟道、源极与漏极，该源极与该漏极连 接于该沟道并彼此分离，而该沟道与该栅极在厚度方向上堆叠设置； 导通图案，该主动元件配置于该导通图案与该可挠性基板之间，且该导通图案电性连 接至该主动元件的该漏极； 第一绝缘层，覆盖该导通图案，并具有彼此分离且暴露出该导通图案的多个第一接触 窗；以及 像素电极，该第一绝缘层配置于该像素电极与该导通图案之间，其中该像素电极通过 所述第一接触窗而电性连接至该导通图案。
2. 如权利要求1所述的像素结构，其特征在于其中该第一绝缘层的所述第一接触窗分 别暴露出该导通图案的多个导通点，而所述导通点分散地设置。
3. 如权利要求2所述的像素结构，其特征在于其中所述导通点分散地位于该像素电极 的周边。
4. 如权利要求1所述的像素结构，其特征在于其中该导通图案位于该像素电极的周 边。
5. 如权利要求1所述的像素结构，其特征在于其中该导通图案为环绕该像素电极的环 状图案。
6. 如权利要求1所述的像素结构，其特征在于其中沿着垂直于该可挠性基板的方向 看，该导通图案与该像素电极的周边重叠。
7. 如权利要求1所述的像素结构，其特征在于更包括：电容电极，配置于该可挠性基板 与该像素电极之间，且该电容电极电性连接至参考电位。
8. 如权利要求7所述的像素结构，其特征在于更包括：辅助电极，配置于该可挠性基板 与该电容电极之间，且该辅助电极电性连接至该导通图案。
9. 如权利要求8所述的像素结构，其特征在于更包括：第二绝缘层以及第三绝缘层，该 第二绝缘层位于该辅助电极与该电容电极之间，而该第三绝缘层位于该电容电极与该导通 图案之间。
10. 如权利要求9所述的像素结构，其特征在于其中该第二绝缘层具有第二接触窗，该 第三绝缘层具有两个第三接触窗，所述第三接触窗的一个与该第二接触窗相通，所述第三 接触窗的另一个暴露出该主动元件的该漏极，该导通图案填入该第二接触窗以及所述第三 接触窗的该一个而电性连接至该辅助电极，且该导通图案填入所述第三接触窗的该另一个 而电性连接至该主动元件的该漏极。
11. 如权利要求1所述的像素结构，其特征在于更包括：资料线以及扫描线，且该资料 线与该源极连接，该扫描线与该栅极连接。
【文档编号】H01L27/12GK104051470SQ201410006848
【公开日】2014年9月17日 申请日期:2014年1月6日 优先权日:2013年3月12日
【发明者】江明盛, 林怀正, 王志诚 申请人:元太科技工业股份有限公司