像素结构的制作方法

专利名称：像素结构的制作方法
技术领域：
本发明是有关于一种像素结构，且特别是有关于一种可提升显示质量的像素结构。
背景技术：
市场对于液晶显示面板的性能要求是朝向高对比(high contrast ratio)、 无灰阶反转(no gray scale inversion)、色偏小(little color shift)、亮度高 (highluminance)、高色彩丰富度、高色彩饱和度、快速反应与广视角等特性。目前，能够达 成广视角要求的技术有扭转向列型(twist nematic，TN)液晶加上广视角膜(wide viewing film)、共平面切换型(in-plane switching, IPS)液晶显示面板、边际场切换型(fringe field switching)液晶显示面板、多域垂直配向型(multi-domainvertically alignment, MVA)液晶显示面板等方式。 已知的多域垂直配向式液晶显示面板是利用配向结构(alignment structure) 的配置以令不同区域内的液晶分子以不同角度倾倒，而达到广视角的功效。配向结构包括 有配向凸块(alignment protrusion)以及设置在电极上的配向狭缝(alignment slit)。 然而，配向凸块与配向狭缝周边液晶分子的倾倒方向往往不明确(disclination)，而造成 漏光或产生黑纹现象的情形，进一步使得液晶显示面板的显示对比降低。若为了遮蔽漏光 或黑纹现象的情形而配置对应于配向凸块或配向狭缝的遮光层，又会使显示开口率受到限 制。 因此，如何在像素结构的广视角需求以及开口率之间取得平衡，实为目前提升像 素结构的显示质量亟待克服的课题之一。

发明内容
本发明提供一种像素结构，其具有高开口率。 本发明提供一种像素结构，其可降低显示时的不连续现象，获得良好的显示质量。
本发明提出一种像素结构，其包括基板、扫描线、第一数据线以及第一像素单元。 扫描线以及第一数据线配置在基板上。第一像素单元包括第一有源元件以及第一像素电 极。第一有源元件与扫描线以及第一数据线电性连接。第一像素电极与第一有源元件电性 连接，第一像素电极具有一大体平行扫描线的条状图案以及与条状图案电性连接的多个分 支，条状图案的一侧与延伸在扫描线的分支连接，而条状图案的另一侧与扫描线部分重叠， 其中条状图案与扫描线的重叠宽度为条状图案的宽度的40% 90%。 在本发明的一实施例中，上述的分支与第一数据线例如在基板上的投影彼此分 离，且第一像素电极与第一数据线具有一间距。 在本发明的一实施例中，上述的第一像素电极更具有一主干部以及一支部，主干 部平行于第一数据线，支部平行于扫描线，主干部与支部将第一像素单元划分为四个领域， 分支自主干部以及支部分的交叉处往周围延伸，其中每一领域中的分支彼此大体平行。
在本发明的一实施例中，上述的第一像素单元可更包括储存电容结构，储存电容 结构包括下电容电极以及上电容电极，其中上电容电极位在下电容电极上方，上电容电极 与第一像素电极为同一膜层，主干部与上电容电极分离，且上电容电极通过邻近数据线的 周边的其中的一分支而与第一像素电极连接。 在本发明的一实施例中，上述的像素结构可更包括一彩色滤光层，位于第一有源
元件与第一像素电极之间，彩色滤光层具有一个开口，大体位于第一像素电极的主干部与 支部的交叉处第一像素电极经由开口与第一有源元件电性连接。此时，第一像素单元可更 包括一接触图案，位于主干部与支部的交叉处，并与第一有源元件的一漏极连接，而第一像 素电极经由开口与接触图案连接，且第一像素电极例如是以全领域的型态覆盖接触图案。 或者，部分分支与接触图案之间例如为至少部分重叠。 在本发明的一实施例中，上述的像素结构可更包括第二像素单元以及第二数据 线，第二像素单元包括第二有源元件以及第二像素电极。第二有源元件与扫描线以及第二 数据线电性连接。第二像素电极与第二有源元件电性连接，第二像素电极具有多个分支，且 分支延伸至第一数据线与第二数据线上方并跨越数据线。 在本发明的一实施例中，上述的第一像素单元与第二像素单元例如位于第一数据 线与第二数据线之间。 在本发明的一实施例中，上述的第二像素电极更具有一大体平行扫描线的条状图
案，第二像素电极的条状图案的一侧与延伸在扫描线的第二像素电极的分支连接，而第二
像素电极的条状图案的另一侧与扫描线部分重叠。具体来说，上述的第二像素电极的条状
图案与扫描线的重叠宽度为第二像素电极的条状图案的宽度的40% 90%。 在本发明的一实施例中，上述的第一像素电极的分支与相邻数据线在基板上的投
影彼此分离，第一像素电极与相邻数据线之间具有一间距。具体而言，上述之间距的范围实
质上为1. 5微米至15微米。 本发明提出一种像素结构，其包括基板、扫描线、第一数据线、第二数据线、第一像 素单元以及第二像素单元。扫描线、第一数据线以及第二数据线，配置在基板上。第一像素 单元位在第一数据线与第二数据线之间，第一像素单元包括第一有源元件以及第一像素电 极。第一有源元件与扫描线以及第一数据线电性连接。第一像素电极与第一有源元件电性 连接，第一像素电极具有多个分支，分支自第一像素结构的中央往周围延伸，分支与相邻数 据线在基板上的投影范围彼此分离，且第一像素电极与相邻数据线之间具有一间距。第二 像素单元位在第一数据线与第二数据线之间，且第二像素单元包括第二有源元件以及第二 像素电极。第二有源元件与扫描线以及第二数据线电性连接。第二像素电极与第二有源元 件电性连接，第二像素电极具有多个分支，且分支延伸至第一数据线与第二数据线的上方 并跨越数据线。 在本发明的一实施例中，上述的像素结构更包括一彩色滤光层，其位在第一有源
元件与第一像素电极之间，以及位于第二有源元件以及第二像素电极之间。 本发明提出一种像素结构，其包括基板、扫描线、第一数据线、第一像素单元以及
彩色滤光层。其中，扫描线与第一数据线配置在基板上。第一像素单元位于第一数据线与
第二数据线之间，且第一像素单元包括第一有源元件以及第一像素电极。第一有源元件与
扫描线以及第一数据线电性连接。第一像素电极与第一有源元件电性连接，第一像素电极
6具有多个分支、一主干部以及一支部，其中主干部平行于数据线，分支自主干部以及支部分 的交叉处往周围延伸，其中每一领域中的分支彼此大体平行。彩色滤光层位于第一有源元 件与第一像素电极之间，彩色滤光层具有一个开口，大体位于第一像素电极的主干部与支 部的交叉处第一像素电极经由开口与第一有源元件电性连接。 在本发明的一实施例中，上述的第一像素结构更包括一接触图案，其位于主干部 与支部的交叉处，并与第一有源元件的一漏极连接，而第一像素电极经由开口与接触图案 连接，且第一像素电极以全领域的型态覆盖接触图案。 在本发明的一实施例中，上述的第一像素结构更包括一接触图案，其位于主干部 与支部的交叉处，并第一有源元件的一漏极连接，在第一像素单元中，第一像素电极经由开 口与接触图案连接，且部分分支与接触图案至少部分重叠。 本发明提出一种像素结构，其包括基板、扫描线、第一数据线以及第一像素单元。 扫描线与第一数据线配置在基板上。第一像素单元位于第一数据线与第二数据线之间，第 一像素单元包括第一有源元件、第一像素电极以及储存电容结构，其中第一有源元件与扫 描线的其中的一以及数据线的其中的一电性连接。第一像素电极与第一有源元件电性连 接，第一像素电极具有多个分支、一主干部以及一支部，其中主干部平行于数据线，分支自 主干部以及支部分的交叉处往周围延伸，其中每一领域中的分支彼此大体平行。储存电容 结构包括下电容电极以及上电容电极，其中上电容电极位于下电容电极上方，其中上电容 电极与第一像素电极为同一膜层，主干部与上电容电极分离，且上电容电极通过邻近数据 线的周边的分支而与第一像素电极连接。 基于上述，通过适当控制像素结构中像素电极的条状图案与扫描线重叠宽度之间 的比例关系，可以降低像素结构在显示时的漏光现象，提升开口率。在一实施例中，通过控 制像素电极在彩色滤光层的开口处附近的设计型态，可以抑制像素结构在用以显示时，液 晶分子在该处倾倒方向不明确(disclination)的现象。在一实施例中，由于上电容电极是 通过邻近数据线的周边的分支而与像素电极连接，同样可以得到较佳的显示质量。此外，在 另一实施例中，利用将像素结构的第二像素单元的像素电极的分支延伸至相邻数据线上方 并跨越该些数据线，同样可以得到较佳的显示质量。因此，通过上述手段，在利用本发明的 像素结构进行显示时，可一一消除出现在像素结构各区域的黑纹现象，降低漏光、提升开口 率、抑制不明确(disclination)等现象，提供高质量化的显示。 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附 图作详细说明如下。


图1为本发明第一实施例的像素结构的示意图。 图2A为图1中的像素结构的局部放大图。 图2B为图2A的剖面示意图。 图3为本发明的第二实施例的一种像素结构的局部放大示意图。 图4A为本发明第三实施例中一种像素结构的上视图。 图4B为图4A的像素结构的局部放大示意图。 图5A为图4A的像素结构中第一像素电极经由彩色滤光层的开口而与第一有源元件电性连接的一种局部放大示意图。 图5B为图4A的像素结构中第一像素电极经由彩色滤光层的开口而与第一有源元 件电性连接的另一种局部放大示意图。 图6为本发明第四实施例的一种像素结构的上视图以及其局部放大示意图。 图7A与图7B为分别沿着图6的像素结构的AA剖面线与BB剖面线的剖面示意图。 图8A与图8B分别为图6所绘示像素结构的另一种的局部放大示意图及其剖面示 意图。 附图标记说明 200、300、400、500 :像素结构 202 :基板 210 :扫描线 220 :第一数据线 230A、330A、530A :第一像素单元 232A:第一有源元件 232D :漏极 234A::第一像素电极 220 :第一数据线 240 :条状图案 240S1、240S2 :条状图案的一侧 242 :分支 250 :彩色滤光层 260:储存电容结构 260B:下电容电极 260U:上电容电极 280 、430 :狭缝 310 :主干部 320 :支部 410 :接触图案 520 :第二数据线 530B :第二像素单元 532B :第二有源元件 H:开口 L:凸出量 S:间足巨 P :像素区 R1、R2、R3、R4 :领域 Wl :重叠宽度 W2 :未重叠宽度为 W :条状图案的宽度
X :交叉处
具体实施例方式
本发明提出一种像素结构，其分别针对像素结构在显示时容易产生液晶分子倾倒 不明确之处，一一进行位于该处各组成构件的改良，例如像素电极的设计型态、像素电极与 扫描线之间的配置关系、主像素单元与次像素单元的像素电极与数据线之间的配置关系、 上电容电极与像素电极之间的连接关系、或是像素电极在彩色滤光层的开口处附近的设计 型态等，通过像素结构中各构件彼此的相对关系或是堆栈处的设计态样，以将可能出现在 显示画面的不明确(disclination)现象一一消除，达到降低漏光、提升开口率、提高显示 质量的效果。以下将分别列举一些实施例搭配附图详细说明本发明的像素结构。
第一实施例 图1为本发明第一实施例的像素结构的示意图。请参照图1，像素结构200设置在 一基板202上，以在基板202上定义出复数个像素区P，其中为了清楚说明像素结构200中 的相关构件，在图1中仅示意性地绘示出位于一个像素区P中的像素结构200作为代表进 行说明。 请参照图l，像素结构200包括配置在基板202上的扫描线210、第一数据线220 以及第一像素单元230A。在本实施例中，第一像素单元230A包括第一有源元件232A以及 第一像素电极234A，其中第一有源元件232A与扫描线210以及第一数据线220电性连接。 第一像素电极234A与第一有源元件232A电性连接，第一像素电极234A具有一大体平行扫 描线210的条状图案240以及与条状图案240电性连接的多个分支242，条状图案240的一 侧240S1与延伸在扫描线210的分支242连接，而条状图案240的另一侧240S2与扫描线 210部分重叠，特别的是，条状图案240与扫描线210的重叠宽度为条状图案240的宽度的 40% 90%。藉此，可使像素结构200的显示达到较佳化。 具体来说，图2A为图1的像素结构中A处的局部放大图，而图2B为图2A的剖面 示意图。请参照图2A与图2B，第一像素电极234A的分支242之间构成狭缝280。如图2A 与2B所示，令条状图案240与扫描线210的重叠宽度为Wl、且条状图案240未与扫描线210 重叠的宽度为W2，其中条状图案240的宽度W则为W1与W2的总和，在本实施例中，条状图 案240与扫描线210的重叠宽度Wl为条状图案240的宽度W的40% 90%，其中该条状 图案240与该扫描线210的重叠宽度Wl例如实质上为1. 5um至3. 5um。当像素结构200 应用于超高开口率型(ultra high aperture)的设计时，Wl与W2较佳的比例为4比l，即 Wl/W例如为80%，可以充分降低漏光现象。另一方面，当像素结构200应用于彩色滤光膜 直接整合在薄膜晶体管阵列基板(ColorFilter on Array, COA)或黑矩阵制作在薄膜晶体 管阵列基板上(Black matrix onArray， BOA)的设计时，Wl与W2较佳的比例为1比1时， 即Wl/W例如为50%，可以充分降低漏光现象，进而得到较佳化的显示质量。
以彩色滤光膜直接整合在薄膜晶体管阵列基板为例，图2B为沿图2A的BB'剖面 线的一种剖面示意图。请参照图2B，像素结构200更包括一彩色滤光层250，其中彩色滤光 层250位于第一像素电极234A以及扫描线210之间。条状图案240与扫描线210的重叠 宽度W1与条状图案240未与扫描线210重叠的宽度W2例如分别为2. 5微米。此外，值得 一提的是，如图1所示，在本实施例中，分支242与第一数据线220例如在基板202上的投
9影彼此分离，且第一像素电极234A与第一数据线220具有一间距S，其中间距S的范围至少 为3微米，较佳例如为3微米至9微米。 因此，本发明第一实施例的像素结构200是利用适当控制条状图案240与扫描线 210的重叠宽度W1与条状图案240的宽度的比例关系来达到减少漏光、增加开口率以及提 升显示质量的效果。 当然，设计者也可依据产品实际需求而以第一实施例的像素结构并用下述实施例 的部分或全部技术，以更进一步增强像素结构用以显示时的显示效果。也或者，设计者也可 仅选用下述实施例中的任一种技术，即具有改善显示时的不明确现象以及提升显示质量的 功效。 第二实施例 图3为本发明的第二实施例的一种像素结构的局部放大示意图。请参照图3，在本 实施例的像素结构300中，第一像素单元330A与第一实施例的第一像素单元230A类似，惟 本实施例的第一像素单元330A更包括一储存电容结构260。 具体而言，如图3所示，第一像素电极234A具有一平行于第一数据线220的主干 部310以及平行于扫描线210的支部320。主干部310与支部320将第一像素单元330A划 分为四个领域Rl、 R2、 R3、 R4，多个分支242自主干部310以及支部320分的交叉处往周围 延伸，而将像素单元划分为四个领域Rl 、 R2、 R3、 R4，且每一领域Rl 、 R2、 R3、 R4中的分支242 彼此大体平行。当利用此像素结构300进行显示时，位于第一像素单元330A上方的液晶分 子可朝四个不同的方向分别作不同程度的倾倒，进而达到广视角的显示效果。当然，本发明 并不用以限定每一像素单元被划分的领域R1、R2、R3、R4数量，可依据产品需求来设计第一 像素电极234A的主干部310以及支部320的型态与数量。 值得注意的是，本实施例的像素结构300还可以进一步包括储存电容结构260，其 中储存电容结构260包括下电容电极260B以及上电容电极260U。由上视图来看，第一像素 电极234A位于下电容电极260B以及扫描线210之间。并且，如图3，上电容电极260U位 于下电容电极260B上方，其中上电容电极260U与第一像素电极234A为同一膜层，即，上电 容电极260U与第一像素电极234A可以由相同的材料所组成，且可经由同一道光罩制程进 行制作。值得注意的是，由于主干部310与上电容电极260U连结处较易在显示画面上产生 不明确的现象，因此在本实施例中，如图3所示，将主干部310与上电容电极260U分离，如 图中的B处，而上电容电极260U则是通过邻近数据线的周边的分支242而与第一像素电极 234A连接，如图中之C处，换句话说，上电容电极260U与第一像素电极234A的连结处是位 于第一像素电极234A的角落处。因此，利用像素结构300进行显示时可以获得较佳的显示 效果。 值得一提的是，在本实施例中，像素结构300主要利用像素单元中像素电极与储 存电容结构260的上电容电极260U之间的适当连接关系即可达到减少漏光、增加开口率以 及提升显示质量的效果。虽然在本实施例的像素结构300中，是以第二实施例的技术并用 第一实施例的技术的方式进行说明，但设计者可视需求而单独地利用上电容电极260U通 过邻近数据线的周边的分支242而与像素电极连接的方式来实现消除显示时的不明确现 象、提升显示质量的效果，本发明并不限定像素结构需搭配第一实施例的条状图案，端视产 品需求而定。
第三实施例 图4A为本发明第三实施例中一种像素结构的上视图，而图4B为图4A的像素结构 的局部放大示意图。请参照图4A与图4B，本实施例的像素结构400与前述实施例类似，惟 本实施例的像素结构400的第一像素单元430A中更包括一位于第一有源元件232A与第一 像素电极234A之间的彩色滤光层250，为清楚说明，将彩色滤光层250自图4A的左侧抽离 而单独绘示在图4A的右侧。 请参照图4A与图4B，在本实施例中，像素结构400属于彩色滤光膜直接整合在薄 膜晶体管阵列基板的像素结构400。如图4A与图4B所示，彩色滤光层250具有一个开口 H，此开口 H大体位于第一像素电极234A的主干部310与支部320的交叉处X，且第一像素 电极234A经由开口 H与第一有源元件232A电性连接，更详细来说，第一像素电极234A是 经由开口 H而与位于主干部310与支部320的交叉处X的接触图案410电性连接。
为清楚说明，以下通过局部放大主干部310与支部320的交叉处X来进行详细说 明。 更具体而言，图5A为图4A的像素结构中第一像素电极经由彩色滤光层的开口而 与第一有源元件电性连接的一种局部放大示意图。请参照图5A与图4A，第一像素单元430A 可更包括一位于主干部310与支部320的交叉处X的接触图案410，其中接触图案410与 第一有源元件232A的漏极232D连接。具体来说，此接触图案410例如是自第一有源元件 232A的漏极232D而延伸至彩色滤光层250的开口 H下方的图案，而第一像素电极234A经 由开口 H与接触图案410连接，特别的是，第一像素电极234A以全领域的型态覆盖接触图 案410。更具体来说，所谓全领域的型态指第一像素电极234A在基板202上的投影涵盖接 触图案410，如图5A所示，第一像素电极234A是以整片的型态覆盖在接触图案410的上方。 自上视图观看此像素结构400时，接触图案410位于第一像素电极234A的涵盖范围内，且 接触图案410的边缘与第一像素电极234A的狭缝之间仍相隔一间距D，其中间距D例如为 1微米至6微米之间。 当然，第一像素电极经由彩色滤光层的开口而与第一有源元件电性连接方式除了 5A所示的型态，也可如图5B所示的布局型态，图5B绘示像素结构中第一像素电极经由彩色 滤光层的开口而与第一有源元件电性连接的另一种局部放大示意图。请参照图5B，特别的 是，第一像素电极234A的部分分支242与接触图案410之间为至少部分重叠的设置型态。 更具体来说，如图5B所示，第一像素电极234A的部分分支242会延伸至接触图案410的上 方，使得分支242之间所构成的狭缝430直接位于接触图案410的上方。值得一提的是，将 第一像素电极234A的分支242如图5A或图5B的型态而大体布局在彩色滤光层250的开 口 H附近，可以将容易发生在彩色滤光层250 (绘示在图4B)的开口 H与第一像素电极234A 连结处的不明确现象充分消除，使其减轻至观察者无法辨别的程度，或者完全消除，因此利 用像素结构400作显示时可以提高较佳的显示质量。 值得一提的是，虽然在本实施例的像素结构400中，是以并用前述实施例的技术 的方式进行说明，但设计者也可视产品需求而单独采本实施例的通过控制像素电极在彩色 滤光层的开口处附近的设计型态来实现消除显示时的不明确现象、提升显示质量的效果， 本发明不以此为限。
第四实施例
图6为本发明第四实施例的一种像素结构的上视图以及其局部放大示意图。请参 照图6，在本实施例中，像素结构500除了前述的扫描线、第一数据线以及第一像素单元之 外。在本实施例中，像素结构500更包括第二像素单元530B以及第二数据线520，如图6 所示，像素结构500包括第一像素单元530A与第二像素单元530B，其中第一像素单元530A 与第二像素单元530B位于第一数据线220与第二数据线520之间。具体来说，在像素结构 500中，第二有源元件532B与第一有源元件232A电性连接在相同的扫描线210，而第二有 源元件532B与第一有源元件232A电性则分别连接在不同的数据线。
请参照图6，第二像素单元530B包括第二有源元件532B以及第二像素电极534B， 其中第二有源元件532B与扫描线210以及第二数据线520电性连接，而第二像素电极534B 与第二有源元件532B电性连接。特别的是，如放大图所示，第二像素电极534B具有多个分 支242，且分支242延伸至第一数据线220与第二数据线520上方并跨越数据线。
更具体来说，图7A与图7B为分别沿着图6的像素结构的AA剖面线与BB剖面线 的剖面示意图。请先参照图7A，在本实施例的第一像素单元530A中，第一像素电极234A的 分支242与第一数据线220在基板202上的投影彼此分离，且第一像素电极234A与第一数 据线220具有一间距S，而此间距S的范围至少为3微米，较佳例如为3微米至9微米。接 着，请参照图7B，在第二像素单元530B中，第二像素电极534B具有多个分支242，且分支 242延伸至第一数据线220与第二数据线520上方并跨越数据线，换句话说，第二像素电极 534B的分支242自第二数据线520上方的一侧延伸至该数据线上方的相对侧，在一实施例 中，第二像素电极534B的分支242自第二数据线520的凸出量L例如为2微米。
值得一提的是，当应用本实施例的像素结构500来进行显示时，第一像素单元 530A作为主显示单元，而第二像素单元530B作为次显示单元，如此，可以消除第二像素电 极534B邻近数据线处的不明确现象，使其减轻至观察者无法辨别的程度，或者完全消除。 值得一提的是，第二像素单元530B是作为次显示单元，其操作灰阶通常较低，因此即使第 二像素电极534B的分支242跨越第二数据线520上方并无信号相互干扰的疑虑，换句话 说，以此像素结构500进行显示时具有较佳的显示质量。 虽然在本实施例的像素结构500中，是以并用前述实施例的技术的方式进行说 明，但设计者也可视产品需求而单独采本实施例的利用将第二像素单元的第二像素电极的 分支延伸至相邻数据线上方并跨越该些数据线的方式来实现消除显示时的不明确现象、提 升显示质量的效果，本发明不以此为限。 当然，本实施例的第二像素电极534B可以采用描述在第一实施例中的第一像素 电极234A的配置方式，以进一步消除显示时的不明确现象。具体来说，图8A为图6所绘示 像素结构的另一种的局部放大示意图而图8B为图8A沿BB'剖面线的剖面示意图。请参照 图8A与图8B，第二像素电极534B的分支242之间构成狭缝430。如图8A与图8B所示，第 二像素电极534B也可以具有一大体平行扫描线210(绘示在图6)的条状图案240，在本实 施例中，第二像素电极534B的条状图案240的一侧可与延伸在扫描线210的第二像素电极 534B的分支242连接，而第二像素电极534B的条状图案240的另一侧与扫描线210部分 重叠。具体来说，第二像素电极534B的条状图案240与扫描线210的重叠宽度为第二像素 电极534B的条状图案240的宽度的40% 90%，其中条状图案240与该扫描线210的重 叠宽度Wl实质上为1. 5um至15um。换句话说，令条状图案240与扫描线210的重叠宽度为Wl、而令条状图案240未与扫描线210重叠的宽度为W2，其中条状图案240的宽度W则 为W1与W2的总和。当像素结构500应用于超高开口率型(ultra high aperture)的设计 时，W1与W2较佳的比例为4比l，可以充分降低漏光现象。另一方面，当像素结构500应用 于彩色滤光膜直接整合在薄膜晶体管阵列基板(ColorFilter on Array, COA)或黑矩阵制 作在薄膜晶体管阵列基板上(Black matrix onArray，BOA)的设计时，W1与W2较佳的比例 为1比1时，可以充分降低漏光现象，进而得到较佳化的显示质量。在一实施例中，条状图 案240与扫描线210的重叠宽度Wl与条状图案240未与扫描线210重叠的宽度W2例如分 别为2. 5微米。 综上所述，本发明的像素结构具有下列优点的至少其中之一或全部( — )本发明因在通过适当控制像素结构中像素电极的条状图案与扫描线重叠宽
度之间的比例关系，可以降低像素结构在显示时的漏光现象，进而提升开口率。
(二)本发明通过控制像素电极在彩色滤光层的开口处附近的设计型态，可以抑
制像素结构在用以显示时，液晶分子在该处倾倒方向不明确(disclination)的现象。(三)本发明的上电容电极是通过邻近数据线的周边的分支而与第一像素
电极连接，因此可以抑制像素结构在用以显示时，液晶分子在该处倾倒方向不明确
(disclination)的现象，进而获得较佳的显示质量。(四)本发明将像素结构的第二像素单元的像素电极的分支延伸至相邻数据线上 方并跨越该些数据线，因此可以抑制像素结构在用以显示时，液晶分子在该处倾倒方向不 明确(disclination)的现象，进而提供高质量化的显示。 虽然本发明已公开了上述实施例揭露，然而其并非用以限定本发明，任何所属技 术领域中普通技术人员，在不脱离本发明的精神和范围内，应当能够作出 一些更动与修改， 因此本发明的保护范围当以权利要求书所限定的范围为准。
权利要求
一种像素结构，包括一基板；一扫描线以及一第一数据线，配置在该基板上；以及一第一像素单元，该第一像素单元包括一第一有源元件，与该扫描线以及该第一数据线电性连接；以及一第一像素电极，与该第一有源元件电性连接，该第一像素电极具有一大体平行该扫描线的条状图案以及与该条状图案电性连接的多个分支，该条状图案的一侧与延伸在该扫描线的该些分支连接，而该条状图案的另一侧与该扫描线部分重叠，其中该条状图案与该扫描线的重叠宽度为该条状图案的宽度的40％~90％。
2. 根据权利要求1所述的像素结构，其中该些分支与该第一数据线在该基板上的投影 彼此分离，且该第一像素电极与该第一数据线具有一间距。
3. 根据权利要求l所述的像素结构，其中该第一像素电极更具有一主干部以及一支 部，该主干部平行于该第一数据线，该支部平行于该扫描线，该主干部与该支部将该第一像 素单元划分为四个领域，该些分支自该主干部以及该支部分的交叉处往周围延伸，其中每 一领域中的该些分支彼此大体平行。
4. 根据权利要求3所述的像素结构，其中该第一像素单元更包括一储存电容结构，该 储存电容结构包括一下电容电极；以及一上电容电极，位于该下电容电极上方，其中该上电容电极与该第一像素电极为同一 膜层，该主干部与该上电容电极分离，且该上电容电极通过邻近数据线的周边的该些分支 其中的一与该第一像素电极连接。
5. 根据权利要求3所述的像素结构，更包括一彩色滤光层，位于该第一有源元件与该 第一像素电极之间，该彩色滤光层具有一个开口 ，大体位于该第一像素电极的该主干部与 该支部的交叉处，该第一像素电极经由该开口与该第一有源元件电性连接。
6. 根据权利要求5所述的像素结构，其中该第一像素单元更包括一接触图案，位于该 主干部与该支部的交叉处，并与该第一有源元件的一漏极连接，而该第一像素电极经由该 开口与该接触图案连接，且该第一像素电极以全领域的型态覆盖该接触图案。
7. 根据权利要求5所述的像素结构，其中该第一像素单元更包括一接触图案，位于该 主干部与该支部的交叉处，并与该第一有源元件的一漏极连接，在该第一像素单元中，该第 一像素电极经由该开口与该接触图案连接，且部分该些分支与该接触图案至少部分重叠。
8. 根据权利要求1所述的像素结构，更包括一第二像素单元以及一第二数据线，该第 二像素单元包括一第二有源元件，与该扫描线以及该第二数据线电性连接；以及一第二像素电极，与该第二有源元件电性连接，该第二像素电极具有多个分支，且该些分支延伸至该第一数据线与该第二数据线上方并跨越该些数据线。
9. 根据权利要求8所述的像素结构，其中该第一像素单元与该第二像素单元位于该第 一数据线与该第二数据线之间
10. 根据权利要求8所述的像素结构，其中该第二像素电极更具有一大体平行该扫描线的条状图案，该第二像素电极的条状图案的一侧与延伸在该扫描线的该第二像素电极的 该些分支连接，而该第二像素电极的条状图案的另一侧与该扫描线部分重叠。
11. 如申请专利范围第io项所述的像素结构，其中该第二像素电极的条状图案与该扫描线的重叠宽度为该第二像素电极的条状图案的宽度的40% 90%。
12. 根据权利要求8所述的像素结构，其中该第一像素电极的该些分支与相邻数据线 在该基板上的投影彼此分离，该第一像素电极与相邻数据线之间具有一间距。
13. 根据权利要求12所述的像素结构，其中该间距的范围为3微米至9微米。
14. 一种像素结构，包括 一基板；一扫描线、一第一数据线以及一第二数据线，配置在该基板上；以及 一第一像素单元，位于该第一数据线与该第二数据线之间，该第一像素单元包括 一第一有源元件，与该扫描线以及该第一数据线电性连接；以及一第一像素电极，与该第一有源元件电性连接，该第一像素电极具有多个分支，该些分 支自该第一像素结构的中央往周围延伸，该些分支与相邻数据线在该基板上的投影范围彼 此分离，且该第一像素电极与相邻数据线之间具有一间距；以及一第二像素单元，位于该第一数据线与该第二数据线之间，包括一第二有源元件，与该扫描线以及该第二数据线电性连接；以及一第二像素电极，与该第二有源元件电性连接，该第二像素电极具有多个分支，且该些 分支延伸至该第一数据线与该第二数据线的上方并跨越该些数据线。
15. 根据权利要求14所述的像素结构，更包括一彩色滤光层，位于该第一有源元件与 该第一像素电极之间，以及位于该第二有源元件以及该第二像素电极之间。
16. —种像素结构，包括 一基板；一扫描线、一第一数据线，配置在该基板上；以及一第一像素单元，位于该第一数据线与该第二数据线之间，该第一像素单元包括 一第一有源元件，与该扫描线以及该第一数据线电性连接；以及一第一像素电极，与该第一有源元件电性连接，该第一像素电极具有多个分支、一主干 部以及一支部，其中该主干部平行于该数据线，该些分支自该主干部以及该支部分的交叉 处往周围延伸，其中每一领域中的该些分支彼此大体平行；以及一彩色滤光层，位于该第一有源元件与该第一像素电极之间，该彩色滤光层具有一个 开口，大体位于该第一像素电极的该主干部与该支部的交叉处，该第一像素电极经由该开 口与该第一有源元件电性连接。
17. 根据权利要求16所述的像素结构，其中该第一像素结构更包括一接触图案，位于 该主干部与该支部的交叉处，并与该第一有源元件的一漏极连接，而该第一像素电极经由 该开口与该接触图案连接，且该第一像素电极以全领域的型态覆盖该接触图案。
18. 根据权利要求16所述的像素结构，其中该第一像素结构更包括一接触图案，位于 该主干部与该支部的交叉处，并该第一有源元件的一漏极连接，在该第一像素单元中，该第 一像素电极经由该开口与该接触图案连接，且部分该些分支与该接触图案至少部分重叠。
19. 一种像素结构，包括一基板；一扫描线、一第一数据线，配置在该基板上；以及一第一像素单元，位于该第一数据线与该第二数据线之间，该第一像素单元包括 一第一有源元件，与该扫描线以及该第一数据线电性连接；以及一第一像素电极，与该第一有源元件电性连接，该第一像素电极具有多个分支、一主干 部以及一支部，其中该主干部平行于该数据线，该些分支自该主干部以及该支部分的交叉 处往周围延伸，其中每一领域中的该些分支彼此大体平行；一储存电容结构，该储存电容结构包括一下电容电极；以及一上电容电极，位于该下电容电极上方，其中该上电容电极与该第一像素电极为同一 膜层，该主干部与该上电容电极分离，且该上电容电极通过邻近数据线的周边的该些分支 而与该第一像素电极连接。
全文摘要
一种像素结构，其包括一基板、一扫描线、一第一数据线以及一第一像素单元。其中，扫描线以及第一数据线配置在基板上。第一像素单元包括第一有源元件以及第一像素电极。第一有源元件与扫描线以及第一数据线电性连接。第一像素电极与第一有源元件电性连接，第一像素电极具有一大体平行扫描线的条状图案以及与条状图案电性连接的多个分支，条状图案的一侧与延伸在扫描线的分支连接，条状图案的另一侧与扫描线部分重叠。条状图案与扫描线的重叠宽度为条状图案的宽度的40％～90％。藉此，像素结构具有较高的开口率并可得到较佳的显示质量。
文档编号G02F1/13GK101726954SQ20091026191
公开日2010年6月9日 申请日期2009年12月21日 优先权日2009年12月21日
发明者卓庭毅, 曾庆安, 曾文贤, 李佳育, 白佳蕙, 郑为元, 陈宗凯, 黄彦衡 申请人:友达光电股份有限公司