像素结构的制作方法
【专利摘要】一种像素结构，包括半导体层、绝缘层、第一、二导电层、保护层及第一电极层。半导体层包括第一半导体图案，其具有第一通道区、第一源极区及第一漏极区。绝缘层位于半导体层上。第一导电层位于绝缘层上且包括第一栅极、第一源极、第一漏极及与第一源极连接的数据线。第二导电层位于第一导电层上方且包括扫描线。保护层覆盖第一、二导电层及半导体层，保护层具有第一至三开口，第一开口暴露出第一源极及第一源极区，第二开口暴露出第一漏极及第一漏极区，第三开口暴露出第一栅极及扫描线。第一电极层位于保护层上，第一电极层还填入第一至三开口中，以使第一源极与第一源极区电连接，使第一漏极与第一漏极区电连接，使第一栅极与扫描线电连接。
【专利说明】像素结构
【技术领域】
[0001]本发明涉及一种像素结构，且特别是涉及一种可维持高开口率并减少光掩模数的像素结构。
【背景技术】
[0002]有机发光二极管(Organic Light Emitting D1de, 0LED)面板是一种自发光的显示装置，其因具有广视角、省电、简易制作工艺、低成本、操作温度广泛、高应答速度以及全彩化等优点，而可望成为下一代平面显示器的主流。一般来说，有机发光二极管面板包括多个像素结构(pixel structure),且各像素结构包括多个主动元件(例如:薄膜晶体管)或被动元件(例如:电阻、电容)、与主动元件电连接的阴极或阳极以及位于阴极与阳极之间的有机发光层。
[0003]像素结构的主动元件可利用氧化铟镓锌(Indium gallium zinc oxide, IGZO)技术制造。IGZO是一种含有铟、镓和锌的金属氧化物，其载流子迁移率(mobility)是非晶硅(a-Si)的10倍以上。因此可以大大提高主动元件对像素电极的充放电速率，实现更快的扫描频率(frame rate),使动画的播放更加流畅。目前顶栅极(Top Gate)式的像素结构,一般使用七道光掩模，以维持较高的开口率。较高的开口率可提升面板整体发光效率，使得面板更省电。然而，光掩模数过多，使得生产成本增加且相同时间内的生产产量降低。
【发明内容】
[0004]本发明的目的在于提供一种像素结构，可降低光掩模数且同时维持高开口率。
[0005]为达上述目的，本发明的像素结构包括半导体层、绝缘层、第一导电层、第二导电层、保护层以及第一电极层。半导体层包括第一半导体图案。第一半导体图案具有第一通道区、第一源极区以及第一漏极区。绝缘层位于半导体层上。第一导电层位于绝缘层上且包括第一栅极、第一源极、第一漏极以及与第一源极连接的数据线。第二导电层位于第一导电层上方且包括扫描线。保护层覆盖第一导电层、第二导电层以及半导体层。保护层具有第一开口、第二开口以及第三开口。第一开口暴露出第一源极以及第一半导体图案的第一源极区。第二开口暴露出第一漏极以及第一半导体图案的第一漏极区。第三开口暴露出第一栅极以及扫描线。第一电极层位于保护层上。第一电极层更填入第一开口、第二开口以及第三开口中，以使得第一源极与第一源极区电连接，使得第一漏极与第一漏极区电连接，且使得第一栅极与扫描线电连接。
[0006]本发明的像素结构包括扫描线、数据线、第一主动元件、保护层、第一连接结构、第二连接结构、第三连接结构以及第一电极。第一主动元件与扫描线以及数据线电连接。第一主动元件包括第一半导体图案、绝缘层、第一栅极、第一源极以及第一漏极。第一半导体图案具有第一通道区、第一源极区以及第一漏极区。绝缘层位于第一半导体图案上。第一栅极、第一源极以及第一漏极位于绝缘层上。保护层覆盖第一主动元件。保护层具有第一开口、第二开口以及第三开口。第一连接结构位于保护层上且通过第一开口以电连接第一源极以及第一源极区。第二连接结构位于保护层上且通过第二开口以电连接第一漏极以及第一漏极区。第三连接结构位于保护层上且通过第三开口以电连接第一栅极与扫描线。
[0007]基于上述，本发明的像素结构的保护层的第一开口以及第二开口暴露出第一导电层以及半导体层，且保护层的第三开口暴露出第一导电层以及第二导电层。并且，利用第一电极层桥接半导体层与第一导电层、桥接第一导电层与第二导电层以及桥接半导体层与第二导电层。因此，本发明相较于传统制作工艺可减少一道光掩模。
[0008]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
【专利附图】
【附图说明】
[0009]图1A至图1E为本发明一实施例的像素结构的分层上视示意图；
[0010]图2A至图2E为本发明一实施例的像素结构的剖视图；
[0011]图2F为本发明一实施例的有机发光二极管显示面板的像素结构的剖视图；
[0012]图3为本发明一实施例的有机发光二极管显示面板的像素结构的等效电路图。
[0013]符号说明
[0014]100:像素结构
[0015]102:基板
[0016]110:半导体层
[0017]112:第一半导体图案
[0018]112s:第一源极区
[0019]112c:第一通道区
[0020]112d:第一漏极区
[0021]114:第二半导体图案
[0022]114s:第二源极区
[0023]114c:第二通道区
[0024]114d:第二源极区
[0025]116:下电极
[0026]120:绝缘层
[0027]130:第一导电层
[0028]132:上电极
[0029]140:第二导电层
[0030]150:保护层
[0031]160:第一电极层
[0032]170:第二绝缘层
[0033]172:发光层
[0034]174:第二电极层
[0035]190:氧化铝层
[0036]C:电容器
[0037]CT:上电极
[0038]CB:下电极
[0039]Cl:第一连接结构
[0040]C2:第二连接结构
[0041]C3:第三连接结构
[0042]Dl:第一漏极
[0043]D2:第二漏极
[0044]DL:数据线
[0045]Gl:第一栅极
[0046]G2:第二栅极
[0047]L1:第一信号线
[0048]L2:第二信号线
[0049]0A:第一电极
[0050]0C:第二电极
[0051]OLED:有机发光二极管
[0052]S1:第一源极
[0053]S2:第二源极
[0054]SL:扫描线
[0055]Tl:第一主动元件
[0056]T2:第二主动元件
[0057]V1:第一开口
[0058]V2:第二开口
[0059]V3:第三开口
[0060]V4:第四开口
[0061]V5:第五开口
【具体实施方式】
[0062]图1A至图1E是本发明一实施例的像素结构的分层上视示意图。图2A至图2E是本发明一实施例的像素结构的剖视图。图2A至图2E的剖面位置分为对应至图1A至图1E的剖面线11-11’、剖面线12-12’、剖面线13-13’以及剖面线14-14’的位置。以下将依序说明本发明的像素结构的制作工艺流程。
[0063]请同时参照图1A以及图2A，提供一基板102。基板102的材质可为玻璃、石英、有机聚合物、或是不透光/反射材料(例如:导电材料、金属、晶片、陶瓷、或其它可适用的材料)、或是其它可适用的材料。若使用导电材料或金属时，则在基板102上覆盖一层绝缘层(未绘示)，以避免短路问题。
[0064]接着，在基板102的上表面上形成半导体层110。半导体层110的形成方法例如是通过化学气相沉积(Chemical Vapor Deposit1n, CVD)先形成半导体材料(未绘示出)，之后再通过黄光与蚀刻以定义出图案而形成半导体层110。更详细来说，如图1A所示，半导体层110具有第一半导体图案112及第二半导体图案114以及下电极116。第一半导体图案112与第二半导体图案114以及下电极116分离。半导体层110例如是金属氧化物半导体材料，例如是氧化铟镓锌(Indium-Gallium-Zinc Oxide, IGZO)、氧化锌(ZnO)氧化锡(SnO)、氧化铟锋(Indium-Zinc Oxide, IZO)、氧化嫁锋(Gallium-Zinc Oxide, GZO)、氧化锋锡(Zinc-Tin Oxide, ZTO)或氧化铟锡(Indium-Tin Oxide, ITO)。
[0065]之后，在半导体层110上形成绝缘层(未绘示)。所述绝缘层的材料包含无机材料(例如:氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆叠层)、有机材料、或其它合适的材料、或上述的组合。
[0066]请同时参照图1B以及图2B，在绝缘层上形成第一导电层130。第一导电层130的材质包括金属。第一导电层130包括第一栅极G1、第一源极S1、第一漏极D1、数据线DL、上电极132、第一信号线L1、第二栅极G2。第一源极SI与数据线DL连接。第一漏极Dl与上电极132连接，且上电极132与第二栅极G2连接。承上所述，由于第一栅极Gl及第二栅极G2位于半导体层110上，此种主动元件型式又称为顶栅极型主动元件。此外，第一导电层130的上电极132与半导体层110的下电极116重叠，以构成一电容器C。第一导电层130的形成方法例如是在绝缘层上形成导电材料层(未绘示出)，之后同时对导电材料层以及绝缘层进行图案化，以形成如图2B所示的第一导电层130以及图案化的绝缘层120。
[0067]根据一实施例，在形成第一导电层130之后，还包括于图案化的绝缘层120以及第一导电层130上形成一层铝层(未绘示出)。接着通入氧气中以进行高温退火使得铝层氧化，形成氧化铝(Al2O3)层190。在上述高温退火过程之中，在铝层和半导体层110接触的区域处，铝原子会与半导体层110反应以使得该处的导电度提高，以形成第一源极区112s、第一漏极区112d、第二源极区114s以及第二漏极区114d。另外，氧化铝层190可作为绝缘层，以提供第一导电层130与第二导电层140之间的绝缘。
[0068]详细来说，经上述高温退火使得铝层氧化之后，第一半导体图案112具有第一通道区112c、第一源极区112s以及第一漏极区112d。第二半导体图案114具有第二通道区114c、第二源极区114s以及第二漏极区114d。第二漏极区114d和下电极116连接。
[0069]请参考图1C以及图2C，在第一导电层130上方的氧化铝层190上形成第二导电层140。第二导电层140包括扫描线SL以及第二信号线L2。第二导电层140的形成方法例如是先形成一层导电材料层(未绘示出)再加以图案化。由于氧化铝层190可提供第一导电层130与第二导电层140之间的绝缘，因此扫描线SL以及第二信号线L2与数据线DL以及第一信号线LI的重叠处不会电连接。
[0070]请参考图1D以及图2D，在第二导电层140上形成保护层150。保护层150会覆盖第一导电层130、第二导电层140以及半导体层110。保护层150具有第一开口 V1、第二开口 V2、第三开口 V3、第四开口 V4以及第五开口 V5。第一开口 Vl暴露出第一源极SI以及第一半导体图案112的第一源极区112s。第二开口 V2暴露出第一漏极Dl以及第一半导体图案112的第一漏极区112d。第三开口 V3暴露出第一栅极Gl以及扫描线SL。第四开口 V4暴露出第二源极区114s以及第二信号线L2。第五开口 V5暴露出第二半导体图案114的第二漏极区114d。形成保护层150的方法包括先形成一保护材料层(未绘示出)再加以图案化。值得一提的是，在图案化保护材料层时更一并移除下方的氧化铝层190，以使得半导体层110以及第一导电层130可以暴露出来。也就是说，保护层150与氧化铝层190是使用同一道光掩模制作工艺。因为保护层150以及氧化铝层190同时定义，可节省一道光掩模制作工艺。据此，可提高产线的生产量。
[0071]请参考图1E以及图2E。在保护层150上形成第一电极层160，第一电极层160填入第一开口 V1、第二开口 V2、第三开口 V3、第四开口 V4以及第五开口 V5中。第一电极层160的形成方法例如是先形成一层电极材料层(未绘示出)，并对此电极材料层图案化以定义出第一、第二以及第三连接结构Cl、C2、C3、第二源极S2、第二漏极D2以及第一电极0A。更详细而言，第一电极层160的第一连接结构Cl填入第一开口 Vl以使得第一源极SI与第一源极区112s电连接。第一电极层160的第二连接结构C2填入第二开口 V2以使得第一漏极Dl与第一漏极区112d电连接。第一电极层160的第三连接结构C3填入第三开口 V3的以使得第一栅极Gl与扫描线SL电连接。第一电极层160的第二源极S2填入第四开口V4以与第二源极区114s电连接，同时使得第二源极区114s与第二信号线L2电连接。第一电极层160的第二漏极D2填入第五开口 V5以与第二漏极区114d电连接。第二漏极D2与第一电极OA连接在一起，因此第一电极OA通过第二漏极D2与第二漏极区114d电连接。
[0072]承上所述，在上述的像素结构中，第一电极层160的第一电极OA与扫描线SL以及数据线DL重叠，因此第一电极OA的面积可以提高，以增加像素结构的发光区面积。
[0073]若上述的像素结构是应用在有机发光二极管显示面板，那么在图2E的步骤之后，还包括进行图2F的步骤。亦即，在第一电极层160上形成第二绝缘层170，第二绝缘层170具有第六开口 V6以暴露出第一电极0A。接着在第六开口 V6形成发光层172，其中发光层172可为红色有机发光图案、绿色有机发光图案、蓝色有机发光图案或是混合各频谱的光产生的不同颜色(例如白、橘、紫、…等)发光图案。接着在发光层172上覆盖第二电极层174，其中第二电极层174具有第二电极0C，且第二电极OC电连接至第一信号线LI。在此，第一电极0A、发光层172以及第二电极OC构成有机发光二极管0LED。
[0074]上述的有机发光二极管显示面板的像素结构的等效电路图如图3所示，像素结构100包括第一主动元件Tl、第二主动元件T2以及电容器C，以2T1C的像素结构为例子作为说明。像素结构100包括扫描线SL、数据线DL、第一主动元件Tl、第二主动元件T2、电容器C、有机发光二极管0LED、第一信号线LI以及第二信号线L2。第一主动元件Tl与T2例如是顶栅极型薄膜晶体管。第一主动元件Tl包括第一栅极G1、第一源极SI以及第一漏极D1。第二主动元件T2包括第二栅极G2、第二源极S2以及第二漏极D2。第一栅极Gl耦接到扫描线SL。第一源极SI耦接到数据线DL。第一漏极Dl耦接到第二栅极G2且耦接到电容器C的上电极CT(亦即图1E及图2E的上电极132)。第二源极S2耦接到第二信号线L2。第二漏极D2耦接到有机发光二极管OLED的阳极且耦接到电容器C的下电极CB (亦即图1E及图2E的下电极116)。有机发光二极管OLED的阴极耦接到第一信号线LI。
[0075]承上所述，由于第一电极层160的第一电极OA可与扫描线SL以及数据线DL重叠，以增大像素结构的发光区面积。一般来说，像素结构的发光区与整个像素的面积比例称为开口率。因此，本实施例的第一电极层160与扫描线SL、数据线DL重叠，可提升开口率。举例来说，对于高分辨率4k2k的55英寸(吋)电视来说，单颗像素结构长度为160.5微米(μπι)、宽度为160.5微米。若使用传统七道光掩模制作工艺所形成的像素结构的开口率约51.8%。但本发明的像素结构的开口率为49 %，在开口率减少不到6 %的前提之下，却可以节省一道光掩模制作工艺，提升约14%的产量。另外，当面板尺寸越大时，本发明的像素结构和七道光掩模的像素结构的开口率差异会越小。也就是说，本发明的像素结构在大尺寸面板的应用，更具有竞争力。
[0076]综上所述，本发明的像素结构的保护层150的第一开口 Vl以及第二开口 V2暴露出第一导电层130以及半导体层110。保护层150的第三开口 V3暴露出第一导电层130以及第二导电层140。保护层150的第四开口 V4暴露出半导体层110以及第二导电层140。保护层150的第五开口 V5暴露出半导体层110。接着，利用第一电极层160桥接于半导体层110与第一导电层130之间、桥接于第一导电层130与第二导电层140之间以及桥接于半导体层110与第二导电层140之间。因此，本发明的像素结构的设计方式可以节省光掩模数。另外，因第一电极层160与扫描线SL以及数据线DL可以重叠设置，因此有利于像素结构的高开口率设计。基于此，本发明的像素结构不但可以维持高开口率，并且制作工艺可以减少一道光掩模，提高生产量。
[0077]虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属【技术领域】中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。
【权利要求】
1.一种像素结构，包括: 半导体层，包括第一半导体图案，该第一半导体图案具有第一通道区、第一源极区以及第一漏极区； 绝缘层，位于该半导体层上； 第一导电层，位于该绝缘层上且包括第一栅极、第一源极、第一漏极以及与该第一源极连接的一数据线； 第二导电层，位于该第一导电层上方且包括一扫描线； 保护层，覆盖该第一导电层、该第二导电层以及该半导体层，该保护层具有第一开口、第二开口以及第三开口，该第一开口暴露出该第一源极以及该第一半导体图案的该第一源极区，该第二开口暴露出该第一漏极以及该第一半导体图案的该第一漏极区，且该第三开口暴露出该第一栅极以及该扫描线；以及 第一电极层，位于该保护层上，其中该第一电极层还填入该第一开口、该第二开口以及该第三开口中，以使得该第一源极与该第一源极区电连接，使得该第一漏极与该第一漏极区电连接，且使得该第一栅极与该扫描线电连接。
2.如权利要求1所述的像素结构，其中该第一电极层与该扫描线以及该数据线重叠。
3.如权利要求1所述的像素结构，其中: 该半导体层还包括第二半导体图案，该第二半导体图案包括第二通道区、第二源极区以及第二漏极区； 该第一导电层还包括第二栅极以及第一信号线； 该第二导电层还包括第二信号线； 该保护层具有第四开口以及第五开口，该第四开口暴露出该第二源极区以及该第二信号线，该第五开口暴露出该第二半导体图案的该第二漏极区；以及 该第一电极层还包括第二源极且该第二源极填入该第四开口以与该第二信号线电连接，且该第一电极层还包括第二漏极且该第二漏极填入该第五开口以与该第二漏极区电连接。
4.如权利要求3所述的像素结构，还包括: 发光层，位于该第一电极层上；以及 第二电极层，位于该发光层上，其中该第二电极层与该第一信号线电连接。
5.如权利要求4所述的像素结构，其中: 该半导体层还包括下电极，该下电极与该第一电极层电连接；以及该第一导电层还包括上电极，该上电极与该第一漏极电连接，其中上电极与该下电极重叠，以构成一电容器。
6.如权利要求1所述的像素结构，其中: 该半导体层还包括下电极； 该第一导电层还包括上电极，其中该上电极与该下电极重叠，以构成一电容器。
7.如权利要求1所述的像素结构，其中该第一电极层包括: 第一连接结构，位于该保护层上且通过该第一开口以电连接该第一源极以及该第一源极区； 第二连接结构，位于该保护层上且通过该第二开口以电连接该第一漏极以及该第一漏极区； 第三连接结构，位于该保护层上且通过该第三开口以电连接该第一栅极与该扫描线。
8.如权利要求1所述的像素结构，其中该半导体层包括金属氧化物半导体材料。
9.如权利要求1所述的像素结构，还包括一氧化铝层，位于该第一导电层的表面上。
10.一种像素结构，包括: 扫描线以及数据线； 第一主动元件，与该扫描线以及该数据线电连接，该第一主动元件包括: 第一半导体图案，具有第一通道区、第一源极区以及第一漏极区； 绝缘层，位于该第一半导体图案上； 第一栅极、第一源极以及第一漏极，位于该绝缘层上； 保护层，覆盖该第一主动元件，该保护层具有第一开口、第二开口以及第三开口 ；第一连接结构，位于该保护层上且通过该第一开口以电连接该第一源极以及该第一源极区； 第二连接结构，位于该保护层上且通过该第二开口以电连接该第一漏极以及该第一漏极区； 第三连接结构，位于该保护层上且通过该第三开口以电连接该第一栅极与该扫描线。
11.如权利要求10所述的像素结构，其中该第一电极与该扫描线以及该数据线重叠。
12.如权利要求10所述的像素结构,还包括: 第二主动元件，包括: 第二半导体图案，具有第二通道区、第二源极区以及第二漏极区，且该绝缘层覆盖该第二半导体图案； 第二栅极、第二源极以及第二漏极，位于该绝缘层上； 第一信号线以及第二信号线，位于该绝缘层上； 该保护层覆盖该第一信号线以及该第二信号线且还包括第四开口以及第五开口，其中该第二源极通过该第四开口以电连接该第二源极区以及该第二信号线，该第二漏极通过该第五开口以电连接该第二漏极区。
13.如权利要求12所述的像素结构，还包括: 第一电极，位于该保护层上，并且与该第五连接结构连接； 发光层，位于该第一电极上；以及 第二电极，位于该发光层上。
14.如权利要求10所述的像素结构，还包括电容器，包括: 下电极，且该下电极与该第二漏极区连接在一起； 上电极，与该下电极重叠。
15.如权利要求10所述的像素结构，其中该第一半导体图案包括金属氧化物半导体材料。
【文档编号】H01L27/32GK104078492SQ201410319829
【公开日】2014年10月1日 申请日期:2014年7月7日 优先权日:2014年5月22日
【发明者】林奕呈, 陈钰琪 申请人:友达光电股份有限公司