一种减小硅通孔周围区域应力的方法
【专利摘要】本发明涉及一种如何减少硅通孔周围区域应力的方法。硅通孔在制备过程中会经历刻蚀、侧壁绝缘、种子层沉积、通孔填充等工艺步骤，产生工艺残余应力，此外，由于铜与周围材料的热膨胀系数差别大，这些都会导致硅通孔的周围区域内出现一定的应力集中现象，这种应力会对硅通孔周围的半导体器件性能和可靠性带来不利影响。针对目前采用的退火的方式减少孔周围应力和应力影响范围的局限性，提出一种通过在硅通孔外围一定区域内加工出一定深度以及特定形状的应力消除结构的解决方案。与现有技术相比，本发明的有益效果在于克服了退火方式消除应力的工艺复杂度，极大减小应力影响区域面积，只需在硅通孔周围一定区域内利用传统刻蚀方式开设特定结构的应力消除结构，就可以显著提高硅通孔的使用寿命以及外围器件的工作稳定性，具有工艺简单可靠、容易实现的优点。
【专利说明】一种减小硅通孔周围区域应力的方法
【技术领域】
[0001]本发明涉及微电子【技术领域】一种制造或处理半导体或固体器件的方法，尤其涉及一种如何减少硅通孔周围区域应力的方法。
【背景技术】
[0002]随着半导体技术的发展电子器件越做越小，集成度越来越高，包含的功能越来越多，器件的整体性能越来越强。半导体工艺特征尺寸已经达到纳米级，集成电路继续等比例缩小的局限性日益严重，越来越接近物理的极限。因此，高密度三维集成或3D集成成为微电子系统级集成的重要技术方向，它可以有效满足电子器件的高频高速、多功能、高性能、低功耗、小体积和高可靠性的要求。
[0003]娃通孔或贵穿孔(TSV)技术是实现3D系统级集成(System in package)的关键性技术之一。3D TSV是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直通孔实现芯片之间互连的最新技术。其优势在于提供最短的垂直互连路径，降低电路延迟和功耗，减少对I/O引脚位置的限制，提高I/O通道带宽。但硅通孔的工艺制程较为复杂，主要包括硅孔刻蚀、绝缘层/阻挡层/种子层沉积、通孔填充、化学机械研磨、晶圆键合、拆键合、晶圆减薄、金属再布线制作、凸点制备等。上述步骤如刻蚀、通孔填充以及后续的热处理都会导致硅通孔的周围区域，特别是50微米之内的区域，出现一定的应力现象，这种应力会对硅通孔的使用寿命以及硅通孔外部区域的相邻器件的正常工作带来不利影响。目前主要采用对铜退火的方式，减少孔周围应力和应力影响范围(KOZ，Ke印-Out-Zone)，这种方法属于传统的方法，热处理本身就会带来一定的应力，因此会影响到应力的消除。
【发明者】靖向萌, 于大全 申请人:华进半导体封装先导技术研发中心有限公司