技术领域本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。
背景技术：
随着半导体技术的不断发展，为了提高器件的性能，需要不断缩小集成电路器件的尺寸，随着CMOS器件尺寸的不断缩小，促进了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低短沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。现有技术通常采用以下工艺步骤形成FinFET的鳍片：首先，在衬底上形成硬掩膜层；接着，图案化所述硬掩膜层，形成用于蚀刻衬底以在其上形成鳍片的多个彼此隔离的掩膜；接着，蚀刻衬底以在其上形成多个鳍片；接着，沉积形成多个鳍片之间的隔离结构；最后，蚀刻去除所述硬掩膜层。FINFET器件有优越的沟道控制能力和短沟道效应，但是在BulkFINFET中由于其底部容易穿通，从而其短沟道效应增强，漏电增加。现有技术中有很多方法来提高半导体器件的性能，例如在半导体器件制备过程中执行多个离子注入步骤，，其中包括通过离子注入形成阱区和沟道阻止离子注入通常在NMOS阱中执行B或BF2离子注入，但是B离子很容易扩散至浅沟槽隔离氧化物中，B掺杂的损失以及失配性能的下降是因为穿通离子注入掺杂(punchthroughimpdoping)将扩散至FINFET器件的沟道，其将降低由随机掺杂涨落(RandomDopingFluctuation，RDF)引起的失配性能；此外，形成FinFET的鳍片之后，需要实施沟道停止注入以控制由部分耗尽所引发的位于鳍片底部的源/漏穿通。如果实施沟道停止注入的注入离子是硼离子或者氟硼离子，后续实施热处理时硼离子或者氟硼离子具有易于向隔离结构扩散的特点，导致位于沟道区的硼离子或者氟硼离子的剂量损失，起不到控制源/漏穿通的作用。为了提高半导体器件的性能和良率，需要对器件的制备方法作进一步的改进，以便消除上述问题。
技术实现要素：
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本发明为了解决现有技术中存在的问题，提供了一种半导体器件，包括：半导体衬底；若干鳍片结构，位于所述半导体衬底上；穿通停止层，位于所述鳍片结构中的沟道区内；扩散停止层，位于所述鳍片结构中所述穿通停止层的上方。可选地，所述扩散停止层为碳扩散停止层。可选地，所述半导体器件还进一步包括隔离氧化物层，所述隔离氧化物层位于所述半导体衬底上彼此相邻的两个鳍片结构之间并且覆盖所述鳍片结构的中底部。可选地，所述隔离氧化物层的上表面与所述扩散停止层上表面平齐。可选地，所述鳍片结构的表面还形成有保护层。本发明还提供了一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底并执行扩散停止注入，以在后序形成的鳍片结构的沟道区内形成扩散停止层；步骤S2：图案化所述半导体衬底，以形成包含所述扩散停止层的所述鳍片结构；步骤S3：执行沟道停止注入，以在所述鳍片结构中所述扩散停止层的下方形成穿通停止层。可选地，执行碳离子注入步骤，以形成碳扩散停止层。可选地，所述步骤S1包括：步骤S11：提供半导体衬底并在所述半导体衬底上形成垫氧化物层；步骤S12：执行离子注入步骤，以在所述半导体衬底中形成阱；步骤S13：执行所述扩散停止注入，以形成所述扩散停止层。可选地，所述步骤S2包括：步骤S21：在所述半导体衬底上形成图案化的硬掩膜层；步骤S22：以所述硬掩膜层为掩膜蚀刻所述半导体衬底，以形成所述鳍片结构。可选地，所述步骤S2还进一步包括在所述鳍片结构的表面形成衬垫氧化物层和保护层的步骤。可选地，所述步骤S3中，在所述沟道停止注入之前还进一步包括：步骤S31：沉积隔离氧化物层，以覆盖所述鳍片结构；步骤S32：回蚀刻所述隔离氧化物层，以露出部分所述鳍片结构，形成具有目标高度的鳍片结构。可选地，在所述步骤S32中，回蚀刻所述隔离氧化物层至所述鳍片结构中所述扩散停止层的上表面。可选地，在所述步骤S32之后，还进一步包括在露出的所述鳍片结构的表面再次形成保护层的步骤。本发明还提供了一种电子装置，包括上述的半导体器件。本发明为了解决现有技术中存在的问题，提供了一种半导体器件及其制备方法，所述方法在形成鳍片结构以及浅沟槽隔离氧化物之前，通过碳离子注入在所述半导体衬底中形成离子注入扩散停止层，以抑制穿通停止离子注入掺杂的扩散，同时提高所述半导体器件的隔离性能和失配性能。本发明的优点在于，通过引入所述碳扩散停止层可以抑制沟道停止层离子注入扩散至沟道，从而避免由于随机掺杂涨落(RandomDopingFluctuation，RDF)引起的半导体器件失配性能的下降，此外，所述碳扩散停止层还有助于NMOS穿通停止层离子注入B掺杂的损失。附图说明本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，图1a-1e为本发明的实施方式中所述半导体器件的制备过程示意图；图2为本发明一具体实施方式中所述半导体器件的工艺流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。实施例1本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，下面结合附图对所述方法做进一步的说明。其中，图1a-1e为本发明的实施方式中所述半导体器件的制备过程示意图。首先，执行步骤201，提供半导体衬底101，所述半导体衬底上形成垫氧化物层102。如图1a所示，在该步骤中所述半导体衬底101可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。接着在所述半导体衬底101上形成垫氧化物层(Padoxide)102，其中所述垫氧化物层(Padoxide)的形成方法可以通过沉积的方法形成，例如化学气相沉积、原子层沉积等方法，还可以通过热氧化所述半导体衬底的表面形成，在此不再赘述。进一步，在该步骤中还可以进一步包含执行离子注入的步骤，以在所述半导体衬底中形成阱，其中注入的离子种类以及注入方法可以为本领域中常用的方法，在此不一一赘述。执行步骤202，执行碳离子注入步骤，以在后序形成的沟道区内形成碳扩散停止层103。具体地，如图1a所示，在该步骤中执行离子注入步骤，以在要形成鳍片结构的沟道区内形成所述碳扩散停止层103。在该步骤中所述碳离子注入的位置位于要形成鳍片结构的沟道区的位置，并且位于所述鳍片结构目标高度的下方，例如所述鳍片结构的高度为1um，则所述碳离子注入的深度则在1um以下，以保证形成的所述碳扩散阻止层位于所述目标鳍片结构的下方。具体地，其中所述碳扩散停止层位于所述鳍片中的沟道区内。在该步骤中，所述离子注入能量需要足够大，使的碳原子能够达到预定深度的位置，可选地，在该步骤中所述离子注入的能量为20～30KeV。执行步骤203，图案化所述半导体衬底，以形成所述鳍片结构。具体地，如图1b所示，在该步骤中在半导体衬底101上形成多个鳍片，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。具体的形成方法包括：在半导体衬底101上形成硬掩膜层(图中未示出)，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层；图案化所述硬掩膜层，形成用于蚀刻半导体衬底101以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻半导体衬底101以在其上形成鳍片结构。执行步骤204，形成衬垫氧化物层104，以覆盖半导体衬底101的表面、鳍片结构的侧壁以及所述硬掩膜层的侧壁和顶部。在一个实施例中，采用现场蒸汽生成工艺(ISSG)形成衬垫氧化物层104。可选地，在该步骤中还可以形成覆盖衬垫氧化物层104保护层，以后续实施的工艺对鳍片结构的高度和特征尺寸造成损失。在一个实施例中，采用具有可流动性的化学气相沉积工艺(FCVD)形成保护层，保护层的材料可以为氮化硅。执行步骤205，沉积隔离氧化物层105，以覆盖所述鳍片结构。具体地，如图1c所示，沉积隔离氧化物层105，以完全填充鳍片结构之间的间隙。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。隔离氧化物层105的材料可以选择氧化物，例如HARP。执行步骤206，回蚀刻所述隔离氧化物层105，至所述鳍片结构的目标高度。具体地，如图1d所示，回蚀刻所述隔离氧化物层105，以露出部分所述鳍片结构，进而形成具有特定高度的鳍片结构。作为示例，实施高温退火，以使隔离氧化物层105致密化，所述高温退火的温度可以为700℃-1000℃；执行化学机械研磨，直至露出所述硬掩膜层的顶部；去除所述硬掩膜层中的氮化硅层，在一个实施例中，采用湿法蚀刻去除氮化硅层，所述湿法蚀刻的腐蚀液为稀释的氢氟酸；去除所述硬掩膜层中的氧化物层和部分隔离氧化物层105，以露出鳍片结构的部分，进而形成具有特定高度的鳍片结构，在一个实施例中，采用SiCoNi蚀刻实施该去除，所述SiCoNi蚀刻的蚀刻气体主要有NH3和NF3。可选地，在该步骤中还可以在露出的鳍片结构的表面形成薄层氧化物102ˊ，以利于后续实施阱区注入和沟道停止注入。在一个实施例中，采用现场蒸汽生成工艺形成该薄层氧化物102ˊ。执行步骤207，执行沟道停止注入，以在所述鳍片结构中所述扩散停止层的下方形成穿通停止层。具体地，如图1e所示，在该步骤中实施沟道停止注入，以形成所述穿通停止层106，控制位于鳍片结构底部的源/漏穿通。所述沟道停止注入的注入离子为碳离子、氮离子或者二者的组合，注入离子相对于垂直于半导体衬底101的方向的入射角度为10°-20°。其中，所述穿通停止层位于所述碳扩散停止层的正下方，如图1e所示，通过引入所述碳扩散停止层可以抑制沟道停止层离子注入扩散至沟道，从而避免由于随机掺杂涨落(RandomDopingFluctuation，RDF)引起的半导体器件失配性能的下降，此外，所述碳扩散停止层还有助于NMOS穿通停止层离子注入B掺杂的损失。至此，完成了本发明实施例的半导体器件的制备过程的介绍。在上述步骤之后，还可以包括其他相关步骤，例如在所述鳍片结构上形成栅极结构，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。本发明为了解决现有技术中存在的问题，提供了一种半导体器件及其制备方法，所述方法在形成鳍片结构以及浅沟槽隔离氧化物之前，通过碳离子注入在所述半导体衬底中形成离子注入扩散停止层，以抑制穿通停止离子注入掺杂的扩散，同时提高所述半导体器件的隔离和失配性能。本发明的优点在于，通过引入所述碳扩散停止层可以抑制沟道停止层离子注入扩散至沟道，从而避免由于随机掺杂涨落(RandomDopingFluctuation，RDF)引起的半导体器件失配性能的下降，此外，所述碳扩散停止层还有助于NMOS穿通停止层离子注入B掺杂的损失。图2为本发明一具体实施方式中所述半导体器件的工艺流程图，包括以下步骤：步骤S1：提供半导体衬底并执行扩散停止注入，以在后序形成的鳍片结构的沟道区内形成扩散停止层；步骤S2：图案化所述半导体衬底，以形成包含所述扩散停止层的所述鳍片结构；步骤S3：执行沟道停止注入，以在所述鳍片结构中所述扩散停止层的下方形成穿通停止层。实施例2本发明还提供了一种半导体器件，所述半导体器件选用实施例1所述的方法制备。所述半导体器件包括：半导体衬底101；若干鳍片结构，位于所述半导体衬底中；穿通停止层，位于所述鳍片结构中的沟道区内；扩散停止层106，位于所述鳍片结构中所述穿通停止层的上方。其中，所述扩散停止层为碳扩散停止层，其通过碳离子注入的方法形成，位于所述鳍片结构中。可选地，所述半导体器件还进一步包括隔离氧化物层，所述隔离氧化物层位于所述半导体衬底上并且覆盖所述鳍片结构的中底部。可选地，所述隔离氧化物层的上表面与所述扩散停止层上表面平齐。可选地，所述鳍片结构的表面还形成有衬垫层。本发明所述半导体器件通过引入所述碳扩散停止层可以抑制沟道停止层离子注入扩散至沟道，从而避免由于随机掺杂涨落(RandomDopingFluctuation，RDF)引起的半导体器件失配性能的下降，此外，所述碳扩散停止层还有助于NMOS穿通停止层离子注入B掺杂的损失。实施例3本发明还提供了一种电子装置，包括实施例2所述的半导体器件。其中，半导体器件为实施例2所述的半导体器件，或根据实施例1所述的制备方法得到的半导体器件。本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。