一种半导体器件及其制备方法、电子装置与流程

本发明涉及半导体制造领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。

背景技术：

随着对于高容量的半导体存储装置需求的日益增加，这些半导体存储装置的集成密度受到人们的更多关注，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，例如通过减小存储单元尺寸和/或改变结构单元而在单一晶圆上形成更多个存储单元。

在热氧化过程中原存在硅内的某些掺杂原子显现出更高的扩散性，称为氧化增强扩散(Oxidation-Enhanced Diffusion，OED)，随着栅极长度的不断缩小，所述OED效应的影响成为硼或磷在NMOS和PMOS中扩展的主要因素。转移电子效益(TED)的再分配不仅决定了晶体管的短沟道效应，同样还影响了晶体管沟道的迁移率、结电容和漏结。

现有技术中为了提高半导体器件的性能，通常会采用各种应力技术，例如在PMOS中形成SiGe应力层，在没有热氧化的情况下，Si和Si_0.8Ge_0.2在相同的离子注入情况下，应力层对离子掺杂的影响很小，两者几乎没有差别，但是在快速热退火过程中，具有应力层的器件中由于应力的作用其离子扩散得到很好的控制，而在没有应力层的Si中则产生大量的扩散。

因此形成更强沟道应力成为解决目前氧化增强扩散的一种有效的技术手段，如何形成更强沟道应力成为关键。

技术实现要素：

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决所述在现有技术中存在的问题，提供了一种半导体器件的制备 方法，包括：

步骤S1：提供半导体衬底，在所述半导体衬底上形成有非掺杂的半导体材料层和应力层；

步骤S2：在所述应力层中执行源漏注入，以形成源漏区；

步骤S3：图案化所述应力层，以形成开口，露出所述半导体材料层；

步骤S4：在所述开口的侧壁上形成间隙壁；

步骤S5：以所述开口为掩膜，蚀刻所述半导体材料层，以在所述半导体材料层中形成尺寸大于所述开口的凹槽；

步骤S6：选用栅极材料填充所述凹槽和所述开口，以形成栅极结构。

可选地，在所述步骤S5中，所述凹槽为椭圆形凹槽。

可选地，在所述步骤S5和所述步骤S6之间还进一步包括选用H₂或Ar对所述凹槽进行处理的步骤，以使所述凹槽轮廓平滑。

可选地，在所述步骤S1中，所述半导体材料层选用Ⅲ-Ⅴ族化合物半导体材料或硅材料。

可选地，在所述步骤S1中，所述半导体材料层的下方还形成有阈值电压调节层。

可选地，所述半导体材料层和所述阈值电压调节层均通过外延生长的方法形成。

可选地，在所述步骤S1中，在所述阈值电压调节层的下方还形成有氧化物层。

可选地，在所述步骤S1中，所述应力层中形成有低掺杂LDD或抗源漏注入的轻掺杂。

可选地，所述步骤S2包括：

步骤S21：在所述应力层上形成垫氧化物层；

步骤S22：执行源漏注入，以在所述应力层的顶部形成源漏区。

可选地，在所述步骤S5中，选用湿法蚀刻所述半导体材料层，所述湿法蚀刻选用四甲基氢氧化铵。

可选地，在所述步骤S6中，在所述凹槽和所述开口中沉积栅极材料叠层并平坦化，以形成所述栅极结构。

可选地，所述方法还进一步包括在所述栅极结构和所述源漏区上形成自对准硅化物的步骤。

本发明还涉及一种基于上述的方法制备得到的半导体器件。

本发明还涉及一种电子装置，包括上述的半导体器件。

本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中在半导体衬底上非掺杂的半导体材料层并在所述半导体材料层上形成应力层，并在所述应力层中形成抗源漏注入的掺杂，以防止在源漏注入过程中掺杂离子进入所述半导体材料层中，然后图案化所述应力层和半导体材料层，以在所述应力层和半导体材料层中形成上窄下宽的栅极结构，通过所述应力层的设置，进一步增大了所述沟道的应力，并且所述沟道为非掺杂的，进一步降低了为氧化增强扩散(Oxidation-Enhanced Diffusion，OED)，以及由此引起的转移电子效益(TED)和短沟道效应，改善了晶体管沟道的迁移率、结电容和漏结，提高了器件的良率和性能。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，

图1a-1j为本发明中所述半导体器件的制备过程示意图；

图2为本发明实施例中半导体器件制备的工艺流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、 区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例1

本发明为了解决现有技术中存在的问题，对所述半导体器件的制备工艺步骤以及所述步骤中的参数进行了改进，以便消除上述问题，下面结合附图1a-1j对本发明所述半导体器件的制备方法作进一步的说明。

首先，执行步骤101，提供半导体衬底101，在所述半导体衬底上依次形成半导体材料层102、轻掺杂的应力层103。

具体地，如图1a-1c所示，其中，所述半导体衬底101可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。

可选地，其中所述半导体衬底为N型半导体衬底。

其中，所述半导体材料层102为N型漂移区，所述半导体材料层通过外延的方法形成，例如选择性外延法，所述选择性外延选自LPCVD、VLPCVD、PECVD、UHVCVD、RTCVD、APCVD和MBE中的一种。

其中，所述半导体材料层102选用Ⅲ-Ⅴ族化合物半导体材料或硅材料。进一步，所述Ⅲ-Ⅴ族化合物半导体材料由元素周期表ⅢA族和ⅤA族元素组成的一类半导体材料，如GaAs、GaP等，但并不局限于该示例。

进一步，所述半导体材料层102为非掺杂半导体材料层，并没有任何离子的掺杂。

可选地，所述非掺杂的沟道区域在栅极氧化物和所述半导体衬底之间。

可选地，在所述非掺杂的沟道区域的下方还形成有阈值电压调节层(图中未示出)，以用于调节阈值电压。

可选地，所述阈值电压调节层均通过外延生长的方法形成。

在所述阈值电压调节层的下方还形成有氧化物层，(图中未示出)，其可以通过常规沉积方法形成。

在所述半导体材料层上还形成有应力层103，其中，所述应力层为SiC或SiGe等，但是并不局限于该材料。

其中，所述应力层103中的所述轻掺杂为轻掺杂LDD或抗源漏注入的轻掺杂，以在后续的步骤中防止离子掺杂进入所述半导体材料层。

执行步骤102，在所述应力层103中执行源漏注入，以形成源漏区和非掺杂的半导体材料层。

具体地，如图1d所示，在该步骤中在所述应力层103上形成垫氧化物层；然后执行源漏注入，以在所述应力层103的顶部形成源漏区104。

在该步骤中由于所述应力层中具有轻掺杂LDD或抗源漏注入的轻掺杂，能够防止离子掺杂进入所述半导体材料层。

进一步，所述源漏注入步骤可以选用本领域常用的方法，并不局限于某一种。

执行步骤103，图案化所述应力层103，以形成开口，露出所述半导体材料层102。

具体地，如图1e所示，在该步骤中在所述半导体衬底上形成掩膜层，并且图案化，然后以所述图案化的掩膜层为掩膜蚀刻所述应力层103，以形成开口，以定义栅极结构。

在该步骤中可以选用干法蚀刻或者湿法蚀刻，在一实施方式中，可以选择N₂中的作为蚀刻气氛，还可以同时加入其它少量气体例如CF₄、CO₂、 O₂，所述蚀刻压力可以为2-200mTorr，可选为2-30mTorr，功率为500-900W，在本发明中所述蚀刻时间为5-80s，可选为10-60s，同时在本发明中选用较大的气体流量，在本发明所述N₂的流量为30-300sccm，可选为50-100sccm。

执行步骤104，在所述开口的侧壁上形成间隙壁105。

具体地，如图1f所示，在该步骤中所述间隙壁105可以使用氮化硅、碳化硅、氮氧化硅或其组合的材料。可以在应力层和所述开口中沉积第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁，所述间隙壁可以具有10-30NM的厚度。

执行步骤105，以所述开口为掩膜，蚀刻所述半导体材料层，以在所述半导体材料层中形成凹槽。

具体地，如图1g所示，在该步骤中选用湿法蚀刻所述半导体材料层，所述湿法蚀刻选用四甲基氢氧化铵。

其中，所述凹槽为关键尺寸大于所述开口的椭圆形凹槽，由于所述凹槽的尺寸较大，在形成栅极之后可以进一步降低栅极结构的短沟道效应。

进一步，在形成所述凹槽之后，所述方法还进一步包括选用H₂或Ar对所述凹槽进行处理，以使所述凹槽轮廓平滑，可选地，还可以同时扩大所述凹槽的关键尺寸，如图1h所示。

执行步骤106，选用栅极材料填充所述凹槽和所述开口，以形成栅极结构106。

具体地，如图1i所示，其中，在该步骤中首先去除所述应力层上方的所述垫氧层。

然后沉积界面层、扩散阻挡层、功函数层以及导电层等栅极叠层并平坦化，以形成栅极结构106。

执行步骤107，在所述栅极结构以及所述源漏区上星辰自对准硅化物层107。

具体地，如图1j所示，在该步骤中所述自对准硅化物的形成方法为：于所述栅极结构以及所述源漏区表面溅镀金属层，例如镍金属层，然后进行快速升温退火(RTA)工艺，使金属层与栅极以及源极/漏极区域接触的部分反应成硅化金属层，完成自行对准金属硅化物工艺(salicide)。

至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步 骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。

本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中在半导体衬底上非掺杂的半导体材料层并在所述半导体材料层上形成应力层，并在所述应力层中形成抗源漏注入的掺杂，以防止在源漏注入过程中掺杂离子进入所述半导体材料层中，然后图案化所述应力层和半导体材料层，以在所述应力层和半导体材料层中形成上窄下宽的栅极结构，通过所述应力层的设置，进一步增大了所述沟道的应力，并且所述沟道为非掺杂的，进一步降低了为氧化增强扩散(Oxidation-Enhanced Diffusion，OED)，以及由此引起的转移电子效益(TED)和短沟道效应，改善了晶体管沟道的迁移率、结电容和漏结，提高了器件的良率和性能。

其中，图2为本发明实施例中半导体器件制备的工艺流程图，具体地，包括以下步骤：

步骤S1：提供半导体衬底，在所述半导体衬底上形成有非掺杂的半导体材料层和应力层；

步骤S2：在所述应力层中执行源漏注入，以形成源漏区；

步骤S3：图案化所述应力层，以形成开口，露出所述半导体材料层；

步骤S4：在所述开口的侧壁上形成间隙壁；

步骤S5：以所述开口为掩膜，蚀刻所述半导体材料层，以在所述半导体材料层中形成尺寸大于所述开口的凹槽；

步骤S6：选用栅极材料填充所述凹槽和所述开口，以形成栅极结构。

实施例2

本发明还提供了一种半导体器件，所述半导体器件选用实施例1所述的方法制备。通过本发明所述方法制备得到的半导体器件中所述沟道为非掺杂沟道并且上方形成有应力层，进一步增加了沟道的应力，降低了为氧化增强扩散(Oxidation-Enhanced Diffusion，OED)，以及由此引起的转移电子效益(TED)和短沟道效应，改善了晶体管沟道的迁移率、结电容和漏结，提高了器件的良率和性能。

实施例3

本发明还提供了一种电子装置，包括实施例2所述的半导体器件。其中， 半导体器件为实施例2所述的半导体器件，或根据实施例1所述的制备方法得到的半导体器件。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。