本发明的实施例在半导体器件的领域中，并且特别地，在磁性存储器的领域中。
背景技术：
如在美国专利申请公布2015/0091110中所描述的，集成电路中的特征的缩放已经成为持续增长的半导体工业背后的驱动力。缩放到越来越小的特征使得能够实现在半导体芯片的有限基板面上的功能单元的增加的密度。例如，缩小晶体管大小允许在芯片上并入增加的数量的存储器器件，使得制造具有增加的容量的产品。然而，对于越来越多的容量的驱动不是不成问题的。对每一个器件的性能进行优化的必要性变得越来越显著。
自旋力矩器件的操作基于自旋转移力矩（stt）的现象。如果电流穿过磁化层，称为固定磁性层，则来自磁化层的电流输出将自旋极化。随着每一个电子的经过，其自旋（角动量）将转移到下一磁性层（称为自由磁性层）中的磁化，并且将引起其磁化上的小改变。这实际上是磁化的力矩引起的旋进。由于电子的偏转，力矩也施加在关联的固定磁性层的磁化上。结果，如果电流超过某个临界值（其是由磁性材料及其环境引起的衰减的函数），自由磁性层的磁化将通过电流脉冲切换，典型地在大约1-10纳秒内。固定磁性层的磁化可以维持不变，因为关联的电流由于几何学或由于相邻的反铁磁层而低于其阈值。
自旋转移力矩可以用于翻转磁性随机存取存储器中的活性元件。自旋转移力矩存储器（sttm）相对于使用磁场来翻转活性元件的常规磁性随机存取存储器（mram）具有更低功率消耗和更好缩放性的优势。
附图说明
本发明的实施例的特征和优势将从随附权利要求、一个或多个示例实施例的以下详细描述和对应附图变得明显。在视为适当的情况下，已经在各图之间重复参考标签以指示对应或类似的元件。
图1a是图示切换mtj器件的自由层中的磁性方向所需的电流（归一化电流）与接触部大小的关系的图。图1b是示出接合mtj器件中的自由层的第一接触带的透视图。图1c是示出小于接合mtj器件中的自由层的图1b的接触部的接触部的透视图。
图2a-b包括本发明的实施例中的mtj堆叠。
图3包括本发明的实施例中的灯丝电极。
图4包括包含存储器单元的系统，在所述系统内包括本发明的实施例。
具体实施方式
现在将对附图做出参考，其中相同的结构可以被提供有相同的下标参考标注。为了更清楚地示出各种实施例的结构，本文包括的附图是半导体/电路结构的图示表示。因而，例如在显微照片中的所制造集成电路结构的实际外观可能看起来不同，而仍并入图示的实施例的要求保护的结构。此外，附图可以仅示出对理解图示的实施例有用的结构。本领域中已知的附加结构可能尚未被包括以维持附图的清楚性。例如，不一定示出半导体器件的每一个层。“实施例”、“各种实施例”等指示如此描述的（一个或多个）实施例可以包括特定特征、结构或特性，但不是每一个实施例一定包括该特定特征、结构或特性。一些实施例可以具有针对其他实施例描述的特征的一些、全部或没有所述特征。“第一”、“第二”、“第三”等描述共同对象，并且指示正引用相同对象的不同实例。这样的形容词不暗示如此描述的对象必须在时间上、空间上、在排列中或者以任何其他方式处于给定的顺序。“连接”可以指示元件彼此直接物理或电接触，并且“耦合”可以指示元件彼此协作或交互，但它们可以或可以不直接物理或电接触。
如以上所述，sttm相对于常规mram具有低功率消耗和良好缩放性。然而，积极缩放的sttm可能具有关于sttm从一个存储器状态切换到另一个存储器状态所需的电流量的问题。例如，存储器单元（例如，具有一个晶体管和一个电阻器的单元）中的晶体管控制可用于切换单元的电流量。如果电流不充足，则单元将不切换存储器状态。积极缩放的晶体管可能具有供应该必要切换电流的困难。因此，申请人已经发现该问题并确定如何利用低切换电流（即，低电流密度（jc）），所述低切换电流仍能够切换积极缩放的sttm的存储器状态。
低jc对sttm是可行的。申请人已经确定sttm通过协作过程切换，其中薄膜中的所有磁性元件（例如，mtj的自由层）同时从一个磁性状态切换到另一个磁性状态，从而在过程中改变存储器单元的电阻。如果充足的电流穿过单元，单元将切换，但低于单元在其原始状态维持的jc。
如申请人在美国专利申请公开号2014/0167191中指出的，小接触部的使用允许局部jc直接在接触部下面传入sttm。因为其是协作过程，所以直接在接触部下方的磁化方向迫使sttm的剩余部分到新状态，从而克服不充足电流的问题。
更具体地，在一些实施例中可能要求在1-3mamps/cm2的量级的电流密度以切换mtj器件的自由层中的磁性方向。通过降低自由层的大小可以降低总电流。即使所要求电流密度仅在层的一部分中发生，也可以切换自由层。图1b和1c图示到mtj器件中的自由层的接触部。图1c的接触部比图1b的接触部更窄。图1a的图表明作为接触部宽度的函数的切换自由层的状态所需的归一化总电流。如所图示的，通过使用更窄的接触部可以降低切换到器件的方向所需的电流。
如图2a-b和3中所示，本文所述的实施例解决了如何形成sttm上的小接触部，其递送高度集中的电流，所述电流优于针对自由层的一部分的jc，其继而使自由层的其他部分（不由接触部接触）翻转存储器状态。更具体地，本文所述的实施例解决电阻随机存取存储器（rram）元件可以如何用于提供以上提及的集中jc。
rram依赖于在一次事件中通过“形成”事件的方式从原始绝缘状态切换到低电阻状态的材料类别。在形成事件中，器件经历“软击穿”，其中局部灯丝在电介质中形成。该灯丝分流通过灯丝的电流以形成低电阻状态。图3图示具有例如小于5nm的微基底宽度317和范围在例如5到20nm之间的主基底314的梯形灯丝323。壁320、321向内倾斜，这是由于它们朝向堆叠300的层304（惰性电极层304）移动并移动离开层302（活性电极层302）。这在电流朝向部分317行进时集中“灯丝电极”的电流（见图2b的222）。
在常规rram的情况下，rram通过应用不同极性的电压来切换状态而从低电阻状态切换到高电阻状态以及从高电阻状态到低电阻状态。因而，常规rram可以充当存储器。然而，存在永久切换到低电阻状态或要求超过（其耦合到的）电源的电压范围的电压以切换到高电阻范围中的材料。例如，用于实施例的灯丝可以包括这样的材料的示例，诸如铜（cu）、铪（hf）、钛（ti）、钌（ru）、铝（al）和/或银（ag）。由这些材料制成的灯丝可以嵌入在电介质（例如，sio2）层303中，因而，由这样的材料形成的灯丝可以充当“可编程熔丝”，其分流朝向其中电流集中的小基底317的电流，并且能够作用以翻转耦合到微基底317和金属层304的自由层的整个极性。现在讨论图2a-b以说明该概念。
图2a包括具有电极201、208和磁性隧道结（mtj）210的堆叠200，所述磁性隧道结包括自由层205、电介质206和固定层207。在mtj210和电极201之间是“灯丝电极”层209（还见图3的309）。电极层视为电极“层”，因为它是其灯丝尚未通过rram“形成”阶段的层。因而，如本文使用的，电极层可以包括灯丝，或者被配置成包括在形成事件时的灯丝（其中，被配置成可以指示位于金属源和屏障层之间的其电介质层）。电极层209包括金属层202、电介质层203和金属层204。金属层202可以视为具有活性金属（诸如，cu、hf、ti、ru、al和/或ag）的“金属源”。金属层204可以视为具有惰性金属（诸如，钽（ta）、铂（pt）和钯（pd））的“金属屏障”。可编程熔丝209紧接地置于sttm单元的自由层205之上。
在实施例中，第一金属层202包括cu、hf、ti、ru、al和/或ag中的至少一种，第二金属层204包括ta、pt和pd中的至少一种，并且电介质层203包括硅、氧、（sio2）和/或某种其他非导电电介质或氧化物中的至少一种。在实施例中，电介质层206包括镁（mg）和氧（o）（例如，mgo2），并且固定层和自由层207、205均包括钴（co）、铁（fe）和硼（b）（例如，cofeb组合物，诸如co20fe60b20）。
在图2b中，当施加“形成电压”时，电介质203击穿，并且形成灯丝223（具有侧壁220、221），所述灯丝223延伸到sttm单元210顶部，产生使流入sttm的电流局部化的非常窄的导电路径。灯丝在电介质（氧化物）层203内形成，并且形成金属灯丝223的金属的源是源电极（例如，图2a中的层202）202。正是这种局部化使紧接在sttm自由层205之上的局部电流密度jc极大增加，从而局部地切换并驱动自由层205的剩余部分切换。
因此，图2a-b公开包括以下的实施例：衬底（未示出）上的第一电极和第二电极201、202以及垂直pmtj210。存储器单元210可以是mtj或pmtj。垂直sttm使用pmtj作为存储器元件。材料堆叠200可以制造有较大复杂度（即，不示出每一层以便为图提供清楚性而不添加对本领域普通技术人员已知的不必要的细节）。例如，反铁磁层还可以被包括在底电极208和固定磁性层207之间。此外，电极201、208可以自身包括具有不同属性的多个材料层。材料堆叠200可以在最基本形式中是平面内系统，其中磁性层的自旋在与层自身相同的平面中（即，作为mtj和pmtj起作用）。
然而，利用层或接口工程设计，材料堆叠可以被制造成提供垂直自旋系统。在示例中，自由磁性层（例如，由cofeb构成的自由磁性层）205被从用于平面内sttm器件的常规厚度打薄。打薄的程度可以充足以使得从与电介质层206中的氧对接（例如，与氧化镁（mgo）层对接）的自由磁性层205中的铁/钴（fe/co）获得的垂直分量相对于自由cofeb层205的平面内分量占主导。该示例提供基于耦合到自由层的一个界面（即，cofeb-mgo界面）的单层系统的垂直系统。cofeb层205中的表面铁/钴原子（fe/co）通过来自mgo层206的氧的氧化的程度提供自由层205的强度（稳定度）以具有垂直主导的自旋状态。固定磁性层207的厚度还以与自由磁性层的厚度相同的方式确定磁化方向。其他因素也可以确定磁化的方向。例如，诸如表面各向异性（取决于铁磁层的相邻层或多层组成）和/或晶体各向异性（取决于应力和晶体晶格结构修改，诸如fcc、bcc或l10类型晶体，其中l10是表现出垂直磁化的晶体类的类型）之类的因素也可以确定磁化方向。
再次关于图2a-b，pmtj210在第一电极和第二电极201、208之间，并且包括固定层207和自由层205之间的电介质层206。堆叠200还包括在pmtj210和第一电极201之间的第三电极层209。层209包括在第一金属层和第二金属层202、204之间的附加电介质层203。在实施例中，固定层207可以包括交替的co和pt层。在实施例中，电介质层203直接接触第一金属层和第二金属层202、204。
在图2b中，电介质层203包括直接接触第一金属层和第二金属层202、204的导电路径（灯丝223）以及直接接触第一金属层202、第二金属层204和导电路径223中的每一个的第一和第二非导电绝缘部分211、212。导电路径/熔丝223沿具有第一宽度214的第一界面对接第一金属层202，并且沿具有小于宽度214的第二宽度217的第二界面对接第二金属层204。虽然图2b示出梯形路径223，但其他实施例不如此受限，并且可以包括例如本质上是滴漏（双曲面）或圆柱形的横截面形状。层203沿具有第三宽度（包括宽度213、214、215）（还见图3的313、314、315）的第三界面对接第一金属层202，并且沿具有第四宽度（包括宽度216、217、218）（还见图3的316、317、318）的第四界面对接第二金属层，并且宽度214小于第三宽度，并且宽度217小于第四宽度。在实施例中，宽度217不大于5nm，并且宽度214至少为5nm。
在实施例中，第二金属层204直接接触pmtj。在实施例中，第二金属层204直接接触自由层205。在实施例中，第一金属层202直接接触第一电极201。
在实施例中，路径223（还见图3的323）在导电路径的任一侧上具有比电介质子层203（还见图3的303）的部分211、212（还见图3的311、312）更低的电阻。在实施例中，导电路径223包括集中在第一金属层和第二金属层周围的氧空位219（例如，见与在宽度217处的界面附近更小的集中相比，在宽度214处的界面附近更大的集中）。
提供集中电流222以满足jc阈值的本文所述的实施例提供相对于其他解决方案的优势以降低切换电流，诸如降低自由层的垂直各向异性/强度（其还降低存储器单元的稳定性，从而降低其存储器状态保留，并使存储器更易失性）。对反对稳定性中的降低的尝试包括降低自由层的衰减（其独立于稳定性），使得单元在较低电流密度处切换。然而，这样做可能限制了在固定层和自由层中使用的材料，并且可能例如排除期望的自由层/电介质层/固定层，诸如cofeb/mgo/cofeb系统（即，存在不合期望材料限制，其有效地限制了可以向商业可行的存储器单元提供的衰减量）。此外，考虑到这样的小5nm宽度超过大多数商业实际的光刻（例如，22cd）的限制，连接小于5nm的这样的小接触部（见宽度217）的能力是实施例的优势（其不依赖于光刻来产生集中熔丝）。实施例的另一个优势是熔丝/导电路径可以在半导体制造设施（fab）处或在购买存储器单元的客户已经离开fab之后在客户的场所处在电极层209中形成。导电路径223可以被标识为具有比导电路径横过的层203中的电介质（sio2）更少的氧（即，具有更多氧空位）的位置（这用图2b中的元件219图示）。实施例使得能够实现积极缩放，因为晶体管可以被积极缩放，如果它们被要求仅在集中位置而不是跨自由层的较大部分提供jc的话。
在实施例中，堆叠200可以位于衬底上，其可以包括硅（si）、sige等。衬底可以包括绝缘体上的半导体（soi）衬底。绝缘体可以包括sio2等。在实施例中，衬底具有100nm的高度或厚度。如本文使用的“厚度”或“高度”在图2a中的垂直方向上，而“宽度”将在图2a的水平方向上。而且，电极201在电极208的“顶部”上。
在堆叠200的实施例中，层201可以是3到30nm厚，层202可以是3到20nm厚并且包括cu、hf、ti、ru、al和/或ag（例如，cu、cute、cugete、ag、ags和/或ag合金），层203可以是3到20nm厚并且包括非导电电介质（例如，siox和/或alox），并且层204可以是3到20nm厚并且包括ta、pt和pd（例如，tin、tialn、taaln和/或tan）。
本文公开的各种实施例已经解决了pmtj和mtj。任何这样的pmtj或mtj可以通过将mtj/pmtj堆叠的一个部分或节点（例如，图2b的顶电极201）耦合到位线并将mtj/pmtj堆叠的另一个节点（例如，图2b的底电极208）耦合到切换器件（诸如选择晶体管）的源极或漏极节点而用于存储器单元中。选择晶体管的源极和漏极节点中的另一个可以耦合到存储器单元的源线。选择晶体管的栅极可以耦合到字线。这样的存储器单元可以利用mtj/pmtj的tmr来存储存储器状态。本文提供的实施例提供集中电流以在对晶体管和pmtj单元积极缩放的同时满足jc。这样的实施例随后提供更小和更功率高效的存储器单元，其可以被缩放到低于例如22nmcd。stt存储器单元可以耦合到感测放大器。多个stt存储器位单元可以操作地连接到彼此以形成存储器阵列，其中存储器阵列可以并入到非易失性存储器器件中。要理解的是，选择晶体管可以连接到mtj/pmtj堆叠的顶电极或底电极。
图4包括可以包含上述实施例中的任一个的系统。图4包括根据本发明的实施例的系统实施例1000的框图。系统1000可以包括数百或数千的上述存储器单元，并且对系统1000中的存储器功能是关键的。系统1000可以被包括在例如移动计算节点中，诸如蜂窝电话、智能电话、平板、ultrabook®、笔记本计算机、膝上型计算机、个人数字助手以及基于移动处理器的平台。这样的存储器单元的稳定性和功率效率当存储器单元部署在大容量中时累积，并且向这样的计算节点提供显著性能优势（例如，较长电池寿命、较宽范围的操作温度中的较长存储器状态存储）。
示出包括第一处理元件1070和第二处理元件1080的多处理器系统1000。虽然示出两个处理元件1070和1080，但应理解的是，系统1000的实施例还可以包括仅一个这样的处理元件。系统1000被图示为点对点互连系统，其中第一处理元件1070和第二处理元件1080经由点对点互连1050耦合。应理解的是，图示的互连中的任何或全部可以被实现为多点总线而不是点对点互连。如所示，处理元件1070和1080中的每一个可以是多核处理器，其包括第一和第二处理器核（即，处理器核1074a和1074b以及处理器核1084a和1084b）。这样的核1074、1074b、1084a、1084b可以被配置成执行指令代码。
每一个处理元件1070、1080可以包括至少一个共享高速缓存或存储器单元，所述至少一个共享高速缓存或存储器单元可以包括本文所述的pmtj和/或mtj。共享高速缓存可以存储数据（例如，指令），所述数据分别被处理器的一个或多个组件（诸如核1074a、1074b和1084a、1084b）利用。例如，共享高速缓存可以对存储在存储器1032、1034中的数据进行本地高速缓存以供处理器的组件更快地访问。在一个或多个实施例中，共享高速缓存可以包括一个或多个中间级高速缓存，诸如2级（l2）、3级（l3）、4级（l4）或其他级的高速缓存、末级高速缓存（llc）和/或其组合。
虽然示出有仅两个处理元件1070、1080，但要理解的是，本发明的范围不如此受限。在其他实施例中，一个或多个附加处理元件可以存在于给定处理器中。可替代地，处理元件1070、1080中的一个或多个可以是除了处理器之外的元件，诸如加速器或现场可编程门阵列。例如，（一个或多个）附加处理元件可以包括与第一处理器1070相同的（一个或多个）附加处理器、与第一处理器1070异构或非对称的（一个或多个）附加处理器、加速器（诸如，例如图形加速器或数字信号处理（dsp）单元）、现场可编程门阵列或任何其他处理元件。在处理元件1070、1080之间在包括架构、微架构、热、功率消耗特性等的指标的一系列度量方面可能存在各种差异。这些差异可以有效地将其自身表明为在处理元件1070、1080之间的非对称性和异构性。对于至少一个实施例，各种处理元件1070、1080可以驻留在相同的管芯封装中。
第一处理元件1070还可以包括存储器控制器逻辑（mc）1072以及点对点（p-p）接口1076和1078。类似地，第二处理元件1080可以包括mc1082以及p-p接口1086和1088。mc1072和1082将处理器耦合到相应存储器，即存储器1032和存储器1034，其可以是本地附连到相应处理器的主存储器的部分。存储器1032、1024可以包括本文所述的mtj/pmtj。虽然mc逻辑1072和1082被图示为集成到处理元件1070、1080中，但对于可替代实施例，mc逻辑可以是在处理元件1070、1080外而不是集成在其中的分立逻辑。
第一处理元件1070和第二处理元件1080可以分别经由p-p接口1076、1086、经由p-p互连1062、10104耦合到i/o子系统1090。如所示，i/o子系统1090包括p-p接口1094和1098。此外，i/o子系统1090包括接口1092，以将i/o子系统1090与高性能图形引擎1038耦合。在一个实施例中，总线可以用于将图形引擎1038耦合到i/o子系统1090。可替代地，点对点互连1039可以耦合这些组件。
继而，i/o子系统1090可以经由接口1096耦合到第一总线10110。在一个实施例中，第一总线10110可以是外围组件互连（pci）总线，或诸如快速pci总线之类的总线或另一第三代i/o互连总线，但是本发明的范围并不如此受限。
如所示，各种i/o设备1014、1024可以连同总线桥1018耦合到第一总线10110，所述总线桥可以将第一总线10110耦合到第二总线1020。在一个实施例中，第二总线1020可以是低引脚计数（lpc）总线。在一个实施例中，各种设备可以耦合到第二总线1020，所述各种设备包括例如键盘/鼠标1022、（一个或多个）通信设备1026（其可以继而与计算机网络通信）和可以包括代码1030的数据存储单元1028（诸如盘驱动器或其他大容量存储设备）。代码1030可以包括用于执行上述方法中的一个或多个的实施例的指令。另外，音频i/o1024可以耦合到第二总线1020。
注意，其他实施例是预期的。例如，代替所示出的点对点架构，系统可以实现多点总线或另一个这样的通信拓扑。图4的元件还可以可替代地使用比图4中示出的更多或更少的集成芯片来划分。例如，现场可编程门阵列可以与处理器元件和包括本文所述的mtj的存储器共享单个晶片。
如本文所使用的，“自由”磁性层是存储计算变量的磁性层。“固定”磁性层是具有固定磁化（在磁性上比自由磁性层更难）的磁性层。诸如隧道电介质（例如，mgo）或隧道氧化物之类的隧道屏障是位于自由磁性层和固定磁性层之间的隧道屏障。固定磁性层可以被图案化以向关联的电路产生输入和输出。可以在通过输入电极传递电流的同时通过自旋转移力矩效应来写入磁化。可以经由tmr效应在向输出电极施加电压的同时读取磁化。在实施例中，电介质层（例如，电介质层105、107）的角色是要引起大磁致电阻比。磁致电阻是当两个铁磁层具有ap磁化时的电阻和具有平行磁化的状态的电阻之间的差异的比。
本文所述的mtj，诸如pmtj本质上作为电阻器起作用，其中，取决于（一个或多个）自由磁性层（实施例可以具有一个或多个自由层）中和固定磁性层中的磁化的方向或取向，通过mtj的电路径的电阻可以存在于两个电阻状态（“高”或“低”）中。在自旋方向在自由磁性层中向下（少数）的情况下，存在高电阻状态，其中（一个或多个）耦合的自由磁性层和主导（即，最稳定）固定磁性层中的磁化方向大体上与彼此相反或ap。在自旋方向在（一个或多个）耦合的自由磁性层中向上（多数）的情况下，存在低电阻状态，其中（一个或多个）耦合的自由磁性层和主导固定磁性层（例如，最厚pt层或更多数目的pt层）中的磁化方向大体上与彼此对齐或p。要理解的是，关于mtj的电阻状态的术语“低”和“高”是相对于彼此的。换言之，高电阻状态仅仅是比低电阻状态可检测地高的电阻，并且反之亦然。因而，利用电阻中的可检测的差异，低和高电阻状态可以代表不同信息位（即，“0”或“1”）。
耦合的自由磁性层中的磁化方向可以通过使用自旋极化电流通过stt来切换。电流通常是非极化的（例如，由大约50%向上自旋和大约50%向下自旋电子构成）。自旋极化电流是具有较大数目的向上自旋或向下自旋的电子的电流，其可以经由通过固定磁性层传递电流来生成。来自固定磁性层的自旋极化电流的电子隧穿隧道屏障或电介质层，并且将其自旋角动量传递到自由磁性层，其中自由磁性层将它的磁性方向从ap取向到主导固定磁性层的磁性方向或p。自由磁性层可以通过使电流反向而返回到其原始取向。
因此，pmtj可以通过其磁化的状态而存储单个信息位（“0”或“1”）。经由驱动电流通过pmtj来感测在mtj中存储的信息。（一个或多个）自由磁性层不要求功率以保持其磁性取向。这样，当移除给器件的功率时，保留mtj的状态。因此，包括堆叠100的stt存储器位单元在实施例中是非易失性的。
本文解决的各种实施例包括半导衬底。这样的衬底可以是大块半导材料，这是晶片的部分。在实施例中，半导衬底是大块半导材料，作为已经从晶片切割的芯片的部分。在实施例中，半导衬底是在绝缘体之上形成的半导材料，诸如绝缘体上的半导体（soi）衬底。在实施例中，半导衬底是突出结构，诸如在大块半导材料之上延伸的鳍（fin）。
以下示例关于另外的实施例。
示例1包括一种装置，其包括：衬底上的第一和第二电极；第一和第二电极之间的垂直磁性隧道结（pmtj），其包括固定层和自由层之间的电介质层；以及在pmtj和第一电极之间的第三电极层，其包括在第一金属层和第二金属层之间的附加电介质层；其中第一金属层包括铜（cu）、铪（hf）、钛（ti）、钌（ru）和铝中的至少一种，第二金属层包括钽（ta）、铂（pt）、钯（pd）中的至少一种，并且附加电介质层包括硅、氧、铜（cu）、铪（hf）、钛（ti）、钌（ru）和铝中的至少一种。
示例1的另一个版本包括一种装置，其包括：衬底上的第一和第二电极；第一和第二电极之间的垂直磁性隧道结（pmtj），其包括固定层和自由层之间的电介质层；以及在pmtj和第一电极之间的第三电极层，其包括在第一金属层和第二金属层之间的附加电介质层；其中第一金属层包括第一金属，第一金属包括铜（cu）、铪（hf）、钛（ti）、钌（ru）、铝和银（ag）中的至少一种，第二金属层包括第二金属，第二金属包括钽（ta）、铂（pt）、钯（pd）和ti中的至少一种，并且附加电介质层包括电介质和第一金属。
示例1的另一个版本包括一种装置，其包括：衬底上的第一和第二电极；第一和第二电极之间的垂直磁性隧道结（pmtj），其包括固定层和自由层之间的电介质层；以及在pmtj和第一电极之间的第三电极层，其包括在第一金属层和第二金属层之间的附加电介质层；其中第一金属层包括第一金属，第一金属包括铜（cu）、铪（hf）、钛（ti）、钌（ru）、铝和银（ag）中的至少一种，第二金属层包括第二金属，第二金属包括钨（w）、铪（hf）、钽（ta）、铂（pt）、钯（pd）和ti中的至少一种，并且附加电介质层包括电介质和第一金属。
在示例2中，示例1的主题可以可选地包括：其中附加电介质层直接接触第一金属层和第二金属层。
在示例3中，示例1-2的主题可以可选地包括：其中电介质层包括镁（mg）和氧（o），固定层包括钴（co）、铁（fe）、硼（b）、钯（pd）、铂（pt）、镍（ni）和赫斯勒（heusler）合金中的至少一种，并且自由层包括co、fe、b、pd、pt、ni和赫斯勒合金中的至少一种。
赫斯勒合金是基于赫斯勒相的铁磁金属合金。赫斯勒相是具有特定组分和面心立方晶体结构的金属间化合物。它们作为相邻磁性离子之间的双交换机制的结果而是铁磁的。在实施例中，后者是锰离子，其置于立方结构的主体中心并且承载合金的大多数磁矩。
在示例4中，示例1-3的主题可以可选地包括：其中附加电介质层包括（a）直接接触第一金属层和第二金属层的导电路径以及（b）直接接触第一金属层、第二金属层和导电路径中的每一个的第一和第二非导电绝缘部分。
在示例5中，示例1-4的主题可以可选地包括：其中（a）导电路径沿具有第一宽度的第一界面对接第一金属层，并且沿具有第二宽度的第二界面对接第二金属层，并且（b）第二宽度小于第一宽度。
在示例6中，示例1-5的主题可以可选地包括：其中（a）附加电介质层沿具有第三宽度的第三界面对接第一金属层，并且沿具有第四宽度的第四界面对接第二金属层，并且（b）第一宽度小于第三宽度，并且第二宽度小于第四宽度。
在示例7中，示例1-6的主题可以可选地包括：其中导电路径的在与其中形成衬底的附加平面正交的平面中所取的横截面是梯形的。
在示例8中，示例1-7的主题可以可选地包括：其中第二金属层直接接触pmtj。
在示例9中，示例1-8的主题可以可选地包括：其中第一金属层直接接触第一电极。
在示例10中，示例1-9的主题可以可选地包括：其中第二宽度不大于5nm。
在示例11中，示例1-10的主题可以可选地包括：其中第二金属层直接接触自由层。
在示例12中，示例1-11的主题可以可选地包括：其中导电路径在导电路径的任一侧上具有比电介质子层的部分更低的电阻。
在示例13中，示例1-12的主题可以可选地包括：其中导电路径包括以第一集中水平集中在第一金属层和第二金属层中的一个周围并且以小于第一集中水平的第二集中水平集中在第一金属层和第二金属层中的另一个周围的氧空位。
在示例14中，示例1-13的主题可以可选地包括：其中导电路径（a）包括接触自由层和第一电极的灯丝，以及（b）经由在附加电介质层的绝缘部分内形成的路径而将电流从第一金属层传送到第二金属层。
在示例15中，示例1-14的主题可以可选地包括一种系统，所述系统包括：处理器；耦合到处理器的存储器，其包括根据示例1到14中任一个的装置；以及耦合到处理器的通信模块，其与在所述系统外部的计算节点通信。
一种通信模块可以包括例如图4的元件1026、无线无线电接口、天线、ofdm模块等。
在示例16中，示例1-14的主题可以可选地包括包含非易失性存储器的移动计算节点，所述非易失性存储器包括pmtj。这样的节点可以包括在物联网中包括的智能电话或可穿戴设备。
示例17包括一种装置，其包括：衬底上的第一和第二电极；第一和第二电极之间的磁性隧道结（mtj），其包括固定层和自由层之间的电介质层；以及直接接触第一金属层和第二金属层的附加电介质层；其中（a）第一金属层包括活性金属，并且第二金属包括惰性金属，并且（b）第二金属层直接接触自由层。
如示例17中所示，实施例可以代替于或附加于pmtj而包括mtj。例如，虽然图2a讨论元件210作为pmtj元件210，但在其他实施例中可以是mtj，同时仍利用层209用于jc目的。
在示例18中，示例17的主题可以可选地包括：其中附加电介质层包括（a）直接接触第一金属层和第二金属层的导电路径以及（b）直接接触第一金属层、第二金属层和导电路径中的每一个的第一和第二非导电绝缘部分。
在示例19中，示例17-18的主题可以可选地包括：其中第一金属层包括铜（cu）、铪（hf）、钛（ti）、钌（ru）和铝（al）中的至少一种，第二金属层包括钽（ta）、铂（pt）和钯（pd）中的至少一种，并且附加电介质层包括硅、氧、和铜（cu）、铪（hf）、钛（ti）、钌（ru）和铝（al）中的至少一种。
示例19的另一个版本包括：其中第一金属层包括第一金属，第一金属包括铜（cu）、铪（hf）、钛（ti）、钌（ru）、铝（al）和银（ag）中的至少一种，第二金属层包括钽（ta）、铂（pt）、钯（pd）和ti中的至少一种，并且附加电介质层包括非导电电介质和第一金属。
在示例20中，示例17-19的主题可以可选地包括：其中（a）导电路径沿具有第一宽度的第一界面对接第一金属层，并且沿具有第二宽度的第二界面对接第二金属层，并且（b）第二宽度小于第一宽度。
在示例21中，示例17-20的主题可以可选地包括：其中（a）附加电介质层沿具有第三宽度的第三界面对接第一金属层，并且沿具有第四宽度的第四界面对接第二金属层，并且（b）第一宽度小于第三宽度，并且第二宽度小于第四宽度。
在示例22中，示例17-21的主题可以可选地包括：其中第一金属层包括第一金属，第一金属包括铜（cu）、铪（hf）、钛（ti）、钌（ru）、铝（al）和银（ag）中的至少一种，第二金属层包括第二金属，第二金属具有大于100amu的原子质量，并且附加电介质层包括非导电电介质和第一金属。
在示例23中，示例17-22的主题可以可选地包括：其中第二金属层包括第二金属，第二金属具有大于100amu的原子质量，并且附加电介质层包括非导电电介质和还包括在第一金属层中的金属。
示例24包括一种装置，其包括：衬底上的第一和第二电极；第一和第二电极之间的垂直磁性隧道结（mtj），其包括固定层和自由层之间的电介质层；以及直接接触第一金属层和第二金属层的附加电介质层；其中（a）第一金属层包括活性金属，并且第二金属包括惰性金属，（b）第二金属层直接接触自由层，并且（c）第二金属具有大于100amu的原子质量。
在示例25中，示例24的主题可以可选地包括：其中附加电介质层包括（a）直接接触第一金属层和第二金属层的导电路径以及（b）直接接触第一金属层、第二金属层和导电路径中的每一个的第一和第二非导电绝缘部分。
因而，实施例包括具有“高原子质量”的第二金属。如本文使用的“高原子质量”包括大于100amu的原子质量。
同样，没有针对实施例的特定沉积次序。例如，图2a的实施例在层210之上具有层209，可假定地指示在层210之后沉积层209。然而，在另一个实施例中，沉积次序可以反转，并且可以在层209之后沉积层210。
在本文中，导电路径有时已经被称为“熔丝”，但请注意，导电路径可以代替地视为“反熔丝”。换言之，熔丝常规上视为初始在导电状态中的器件，并且在“熔断”之后，在绝缘相中结束。但本文描述的“熔丝”的实施例包括rram器件，其初始在绝缘相中并在导电相中结束。
还存在不限于充当用于mtj/pmtj或甚至用于sttm器件的接触部的实施例。例如，除了向sttm器件递送局部化电流之外，其他实施例可以用于构造逻辑电路中的一次可编程连接。例如，这可以通过芯片的客户（即，在芯片离开原始制造（fab）之后）完成以“在现场”配置器件用于特殊用途模式。一个特殊用途可以是使用与选择器件（例如，薄膜选择器/晶体管或二极管的栅极节点）串联的导电路径（例如，路径223）。
实施例可以在可编程只读存储器（prom）或现场可编程只读存储器（fprom）或一次可编程非易失性存储器（otpnvm）中使用。这些是其中每一位的设置通过熔丝或反熔丝锁定的数字存储器的形式。它们是rom（只读存储器）的类型，意味着它们中的数据是永久的，并且不能改变。prom在数字电子器件中用于存储永久数据，诸如固件（微代码）。数据可以在制造期间被写入rom，而利用prom，数据在制造之后（在现场）被编程到它们中。prom可以在微控制器、视频游戏控制台、移动电话、射频标识（rfid）标签、可植入医学设备、安全钥匙、高分辨率多媒体接口（hdmi）并且在许多其他客户和机动车电子产品中使用。实施例可以在现场可编程门阵列（fpga）中用于形成逻辑块等之间的活动互连。这样的fpga可以与控制器一起包括在片上系统（soc）上。
示例26包括一种装置，其包括：电阻随机存取存储器（rram），其包括直接接触第一金属层和第二金属层的电介质层；其中第二金属层直接接触切换设备和互连中的至少一个的节点；其中第一金属层包括第一金属，第一金属包括铜（cu）、铪（hf）、钛（ti）、钌（ru）、铝和银（ag）中的至少一种，第二金属层包括第二金属，第二金属包括钨（w）、铪（hf）、钽（ta）、铂（pt）、钯（pd）和ti中的至少一种，并且电介质层包括电介质。
在示例27中，示例26的主题可以可选地包括：其中所述节点包括晶体管的栅极节点，并且电介质层包括第一金属。
示例28包括一种装置，其包括：电阻随机存取存储器（rram），其包括直接接触第一金属层和第二金属层的电介质层；其中第二金属层直接接触切换设备和互连中的至少一个的节点；其中第一金属层包括活性金属，并且第二金属包括惰性金属。
在示例29中，示例28的主题可以可选地包括：其中所述节点包括晶体管的栅极节点，并且电介质层包括第一金属。
本发明的实施例的前述描述已经被呈现以用于说明和描述的目的。其不意图是详尽的或者将本发明限制于所公开的确切形式。该描述和随附权利要求包括仅用于描述性目的并且不被解释为限制性的措辞，诸如左侧、右侧、顶部、底部、上方、下方、上部、下部、第一、第二等。例如，标示相对垂直位置的措辞指代其中衬底或集成电路的器件侧（或有源表面）是该衬底的“顶”表面的情形；衬底可以实际上在任何取向，使得衬底的“顶”侧可以在标准陆地参考系中低于“底”侧，并且仍落在措辞“顶部”的含义内。如本文（包括权利要求中）使用的措辞“在……上”不指示第二层“上”的第一层直接在第二层上和与第二层紧接接触，除非具体这样陈述；可以在第一层和第一层上的第二层之间存在第三层或其他结构。本文所述的器件或制品的实施例可以以数个位置和取向被制造、使用或运输。相关领域技术人员可以领会，鉴于以上教导，许多修改和变型是可能的。本领域技术人员将认识到附图中示出的各种组件的各种等同组合和替换。因此，意图在于本发明的范围不被该详细描述所限制，而是由随附于其的权利要求所限制。