半导体装置的制作方法

本申请享有以日本专利申请2015-173184号(申请日：2015年9月2日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及一种半导体装置。

背景技术：

二极管等半导体装置被广泛用于电力转换电路等中。在电力转换电路中电源从接通状态切换为断开状态时，通过连接了二极管的电路内的寄生电感成分，会对二极管施加浪涌电压。此时，存在因浪涌电压而导致二极管内的电场超过临界电场而产生碰撞电离化(impact ionization)，发生雪崩击穿(avalanche breakdown)的情况。

技术实现要素：

本发明的实施方式提供一种能够提高击穿耐量的半导体装置。

实施方式的半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第2导电型的第3半导体区域、第2导电型的第4半导体区域、及绝缘部。

所述第2半导体区域设置在所述第1半导体区域上。

所述第3半导体区域的至少一部分由所述第2半导体区域包围。

所述第4半导体区域的至少一部分由所述第2半导体区域包围。所述第4半导体区域与所述第3半导体区域相隔。所述第4半导体区域的第2导电型的载子浓度高于所述第2半导体区域的第2导电型的载子浓度。所述第4半导体区域的从所述第2半导体区域朝向所述第1半导体区域的第1方向上的端部相对于所述第3半导体区域的所述第1方向上的端部，设置在所述第1方向侧。

所述绝缘部设置在所述第4半导体区域之上和位于所述第3半导体区域与所述第4半导体区域之间的所述第2半导体区域的一部分之上。

附图说明

图1是表示第1实施方式的半导体装置的一部分的剖视图。

图2是表示第1实施方式的半导体装置的一部分的俯视图的一例。

图3是表示第1实施方式的半导体装置的一部分的俯视图的另一例。

图4A～D是表示第1实施方式的半导体装置的制造步骤的步骤剖视图。

图5是表示第2实施方式的半导体装置的一部分的剖视图。

图6是表示第3实施方式的半导体装置的一部分的剖视图。

图7是表示第4实施方式的半导体装置的一部分的剖视图。

图8是表示第5实施方式的半导体装置的一部分的剖视图。

图9是包含图8的A-A'线的俯视图的一例。

图10是包含图8的A-A'线的俯视图的另一例。

图11是表示第6实施方式的半导体装置的一部分的剖视图。

具体实施方式

以下，一边参照附图一边对本发明的各实施方式进行说明。

此外，附图是示意性或概念性的图，各部分的厚度与宽度的关系、部分间的大小的比率等未必与现实物体相同。另外，即使在表示相同部分的情况下，也存在根据附图而相互的尺寸或比率不同地表示的情况。

以下说明中，n⁺、n、n^-及p⁺、p、p^-的表述表示各导电型的杂质浓度的相对高低。即，n⁺表示n型的杂质浓度相对高于n，n^-表示n型的杂质浓度相对低于n。另外，p⁺表示p型的杂质浓度相对高于p，p^-表示p型的杂质浓度相对于低于p。

另外，本申请的说明书及各图中，对与已说明的部分相同的要素标注相同的符号，适当省略详细说明。

关于以下所说明的各实施方式，也可以使各半导体区域的n型与p型反转来实施。

(第1实施方式)

使用图1～图3对第1实施方式的半导体装置100进行说明。

图1是第1实施方式的半导体装置100的剖视图。

图2是第1实施方式的半导体装置100的俯视图的一例。

图3是第1实施方式的半导体装置100的俯视图的另一例。

半导体装置100例如为二极管。

半导体装置100具备半导体层S、阳极电极8(第1电极)、及阴极电极9(第2电极)。

半导体层S具有n^-型(第1导电型)半导体区域1(第1半导体区域)及n⁺型半导体区域5(第6半导体区域)、与p^-型(第2导电型)半导体区域2(第2半导体区域)、p型半导体区域3(第3半导体区域)、及p型半导体区域4(第4半导体区域)。n^-型半导体区域1及n⁺型半导体区域5构成二极管的阴极。p^-型半导体区域2、p型半导体区域3、及p型半导体区域4构成二极管的阳极。

如图1所示，半导体层S具有正面S1与背面S2。在正面S1设有阳极电极8。在背面S2设有阴极电极9。

n⁺型半导体区域5形成在半导体层S中的背面S2侧。n⁺型半导体区域5与阴极电极9电连接。

n^-型半导体区域1设置在n⁺型半导体区域5之上。n^-型半导体区域1均匀地设置在n⁺型半导体区域5之上。

p^-型半导体区域2设置在n^-型半导体区域1之上，且位于半导体层S中的正面S1侧。

p型半导体区域3在X方向上设有多个。在图1所示的例子中，p型半导体区域3由p^-型半导体区域2包围。或者，也可以是p型半导体区域3的一部分由p^-型半导体区域2包围，p型半导体区域3的另一部分由n^-型半导体区域1包围。

p型半导体区域4在X方向上设有多个。p型半导体区域4与p型半导体区域3相隔而设，且由p^-型半导体区域2包围。或者，也可以是p型半导体区域4的一部分由p^-型半导体区域2包围，p型半导体区域4的另一部分由n^-型半导体区域1包围。在p型半导体区域3与p型半导体区域4之间设有p^-型半导体区域2的一部分(部分2a)。

p型半导体区域4的深度比p型半导体区域3的深度深。即，p型半导体区域4具有从p^-型半导体区域2朝向n^-型半导体区域1的第1方向(-Z方向)上的第1端部，p型半导体区域3具有-Z方向上的第2端部。而且，第1端部相对于第2端部设置在-Z方向侧。此外，所谓第1端部相对于第2端部位于-Z方向侧，是指从包含第2端部且与-Z方向正交的面来看，第1端部设置在-Z方向。

根据其他表达，n⁺型半导体区域5与p型半导体区域4之间的Z方向上的距离比n⁺型半导体区域5与p型半导体区域3之间的Z方向上的距离短。

p型半导体区域4的p型杂质浓度可与p型半导体区域3的p型杂质浓度相等，也可比p型半导体区域3的p型杂质浓度高。

p型半导体区域4的X方向的长度L1比p型半导体区域3的X方向的长度L2短。但是，如果p型半导体区域4的深度比p型半导体区域3的深度深，则长度L1可与长度L2相等，也可比长度L2长。

例如如图1所示，p型半导体区域4设置在X方向上相邻的2个p型半导体区域3之间。但是，也可相对于3个以上的p型半导体区域3而设置1个p型半导体区域4。或者，也可相对于1个p型半导体区域3而设置1个p型半导体区域4。

绝缘部10设置在p型半导体区域4之上与部分2a的至少一部分之上。绝缘部10也可还设置在与p型半导体区域4相邻的2个p型半导体区域3中的至少一个之上。在图1所示的例中，绝缘部10设置在p型半导体区域4、p型半导体区域3、及部分2a之上，并与这些区域相接。

阳极电极8设置在绝缘部10之上。

p^-型半导体区域2的一部分与阳极电极8相接，形成肖特基结。多个p型半导体区域3中的至少一个与阳极电极8相接，形成欧姆结。

例如如图2所示，p型半导体区域3、p型半导体区域4及绝缘部10沿Y方向延伸。p型半导体区域3的Y方向上的长度可与p型半导体区域4的Y方向上的长度相等，也可不同。

或者，如图3所示，p型半导体区域4也可在Y方向上设有多个。该情况下，p型半导体区域4的Y方向的长度比p型半导体区域3的Y方向的长度短。在图3所示的例中，多个p型半导体区域4沿Y方向并排排列，但各p型半导体区域4在X方向上的位置也可互不相同。

接下来，使用图4对第1实施方式的半导体装置100的制造方法进行说明。

图4是表示第1实施方式的半导体装置100的制造步骤的步骤剖视图。

首先，如图4A所示，准备具有n⁺型半导体区域5a与n^-型半导体区域1a的半导体层Sa。半导体层Sa的主成分例如为Si。半导体层Sa例如通过在n⁺型半导体衬底上一边添加n型杂质一边使Si层外延生长而形成。作为n型杂质，例如使用磷或砷。

接着，在半导体层Sa的表面，为了形成p^-型半导体区域2而离子注入p型杂质。继而，在半导体层Sa中，为了形成p型半导体区域3与p型半导体区域4而离子注入p型杂质。在形成着p型半导体区域4的区域，例如离子注入比形成着p型半导体区域3的区域更多的p型杂质。作为p型杂质，例如使用硼。

在进行用来形成各区域的p型杂质的离子注入后，通过对半导体层Sa进行加热处理，如图4B所示，形成p^-型半导体区域2、p型半导体区域3、及p型半导体区域4。 此外，也可在每次进行用来形成各半导体区域的离子注入时，对半导体层Sa进行加热处理。

接着，在半导体层Sa上形成绝缘部10。绝缘部10例如通过使用CVD(Chemical Vapor Deposition，化学气相沉积)法形成绝缘层，并使用光刻法及干式蚀刻法对该绝缘层进行加工而形成。绝缘部10例如包含氧化硅。

接着，通过在半导体层Sa上形成金属层而形成阳极电极8。继而，如图4C所示，对半导体层Sa的背面进行研磨，形成半导体层S。此时，以研削结束点成为n⁺型半导体区域5a中的方式进行半导体层Sa的研磨。通过该步骤，形成图1所示的n⁺型半导体区域5。

接着，如图4D所示，通过在半导体层S的背面形成金属层而形成阴极电极9。

通过以上步骤，获得图1所示的半导体装置100。

于此，对本实施方式的作用及效果进行说明。

根据本实施方式，能够降低因碰撞电离化所导致的雪崩击穿(avalanche breakdown)而产生半导体装置的击穿的可能性。

其原因如下。

在对半导体装置施加了浪涌电压时，有在阳极的p型半导体与阴极的n型半导体的结附近产生碰撞电离化的情况。如果因该碰撞电离化而产生载子，发生雪崩击穿，则有半导体装置被击穿的可能性。

对此，本实施方式的半导体装置100具有p型半导体区域3、p型半导体区域4、及绝缘部10。p型半导体区域4的-Z方向上的端部相对于p型半导体区域3的-Z方向上的端部，位于-Z方向侧。因此，对半导体装置100施加浪涌电压时在p型半导体区域4产生碰撞电离化的可能性高于在p型半导体区域3产生碰撞电离化的可能性。

如果在p型半导体区域4产生碰撞电离化而发生雪崩击穿，则在该p型半导体区域4与阳极电极8之间流通电流。由于在p型半导体区域4的正上方设着绝缘部10，因此电流通过p^-型半导体区域2而流向阳极电极8。另一方面，p^-型半导体区域2的p型杂质浓度低于p型半导体区域4的p型杂质浓度。即，p^-型半导体区域2的电阻高于p型半导体区域4的电阻。

通过电流在p^-型半导体区域2流通而产生电压降，p型半导体区域4的电位变得低于阳极电极8的电位。流经p型半导体区域4的电流越大，则流经p^-型半导体区域2的电流也变得越大，因而该电压降也变大。因而，流经p型半导体区域4的电流越大，则p型半导体区域4的电位的降低也变得越大。

如果p型半导体区域4的电位降低，则在p型半导体区域4产生碰撞电离化的可能性降低。因而，在p型半导体区域4发生雪崩击穿的可能性也降低，流经p型半导体区域4的电流减小。结果，与在p型半导体区域3产生碰撞电离化的情况相比，能够降低大到会击穿半导体装置的电流在半导体装置100中流通的可能性。因而，能够提高半导体装置的击穿耐量。

p^-型半导体区域2与阳极电极8形成肖特基结。在肖特基结中，如果温度上升，则反向电压施加时的泄漏电流大幅地增加。通过在p型半导体区域4、p型半导体区域3、及部分2a之上设置绝缘部10，即便使肖特基结变长，也能够防止泄漏电流增加。结果，能够延长p^-型半导体区域2的电流路径。通过延长p^-型半导体区域2的电流路径，能够使电流流经p^-型半导体区域2时p^-型半导体区域2的电压降变得更大，使p型半导体区域4的电位变得更低。因而，能够进一步降低产生半导体装置的击穿的可能性。

根据本实施方式，如上所述，能够减少流经p型半导体区域4的电流。如果流经p型半导体区域4的电流减少，则p型半导体区域4中产生的热量也会减少。因而，能够抑制p^-型半导体区域2与阳极电极8的肖特基结中的温度上升，降低因泄漏电流增大而产生半导体装置的击穿的可能性。

在设有多个p型半导体区域4的情况下，在多个p型半导体区域4中的一部分产生碰撞电离化而流通电流。而且，如果其一部分p型半导体区域4的电位降低，则会在另一部分的p型半导体区域4产生碰撞电离化。因而，能够进一步降低在p型半导体区域3产生碰撞电离化的可能性，进一步降低产生半导体装置的击穿的可能性。

另外，在p型半导体区域4沿Y方向延伸的情况下，可能会在Y方向上在多个部位产生碰撞电离化。因而，与在1个部位集中地产生碰撞电离化的情况相比，能够降低电流流经p型半导体区域4时的电流密度。另外，通过在Y方向上的多个部位产生碰撞电离化，而分散地产生热，从而能够抑制半导体装置的升温。

或者，在p型半导体区域4在Y方向上设有多个的情况下，如果在各个p型半导体区域4产生碰撞电离化，则在设有各个p型半导体区域4的部分流通电流。例如，考虑到如下情况：p型半导体区域4沿特定方向延伸设置，在该p型半导体区域4内的多个部位产生碰撞电离化。该情况下，有如下可能性：在多个部位产生的载子集中于该p型半导体区域4中的某1点而局部地流通大电流。通过将p型半导体区域4在Y方向上设置多个，能够抑制在多个部位产生的载子集中而局部地流通大电流。

碰撞电离化是在前端曲率大的半导体区域产生。其原因在于，如果前端曲率大，则会在该前端附近产生电场集中。因而，有效的是使p型半导体区域4的X方向的长度比 p型半导体区域3的X方向的长度短。其原因在于，通过以X方向的长度变短的方式形成半导体区域，该半导体区域的前端曲率变大。通过使p型半导体区域4的X方向长度比p型半导体区域3的X方向的长度短，能够降低在p型半导体区域3产生碰撞电离化的可能性，并且提高在p型半导体区域4产生碰撞电离化的可能性。结果，能够进一步提高半导体装置的击穿耐量。

(第2实施方式)

使用图5对第2实施方式的半导体装置200进行说明。

图5是第2实施方式的半导体装置200的剖视图。

半导体装置200与半导体装置100相比，例如p^-型半导体区域2存在差异。关于半导体装置200的p^-型半导体区域2以外的结构，例如能够采用与半导体装置100相同的结构。

p^-型半导体区域2具有第1部分21与第2部分22。第2部分22的p型杂质浓度低于第1部分21的p型杂质浓度。第1部分21与第2部分22例如在X方向上交替地设置。第1部分21的X方向的长度例如比第2部分22的X方向的长度长。

p型半导体区域3的至少一部分由第1部分21包围。p型半导体区域4的至少一部分由第2部分22包围。

由于第2部分22的p型杂质浓度低于第1部分21的p型杂质浓度，所以第2部分22的电阻高于第1部分21的电阻。在p型半导体区域4与阳极电极8之间流通电流时，电流通过该第2部分22。因而，p^-型半导体区域2具有第2部分22，由此与第1实施方式相比，能够进一步增大电流流经p^-型半导体区域2时的电压降。因电压降增大，能够进一步降低p型半导体区域4的电位。结果，与第1实施方式相比，能够进一步降低产生半导体装置的击穿的可能性。

(第3实施方式)

使用图6对第3实施方式的半导体装置300进行说明。

图6是第3实施方式的半导体装置300的剖视图。

半导体装置300例如为具有FRD(Fast Recovery Diode，快恢复二极管)区域310及IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)区域320的RC(Reverse Conducting，逆导)-IGBT。

半导体装置300具有半导体层、集电极40(第1电极)、及发射电极41(第2电极)。

半导体层具有n^-型(第1导电型)半导体区域1(第1半导体区域)、p^-型(第2导电型)半导体区域2(第2半导体区域)、p型半导体区域3(第3半导体区域)、p型半导体区域 4(第4半导体区域)、n⁺型半导体区域5、p⁺型集极区域31、n型缓冲区域32、p型基极区域36、p⁺型接点区域37、n⁺型发射极区域38、栅电极33、栅极绝缘层34、及绝缘部39。

FRD区域310具有n⁺型半导体区域5、n型缓冲区域32的一部分、n^-型半导体区域1的一部分、p^-型半导体区域2、p型半导体区域3、p型半导体区域4、及绝缘部10。FRD区域310中的p^-型半导体区域2、p型半导体区域3、p型半导体区域4、及绝缘部10例如具有与第1实施方式的半导体装置100相同的结构。

IGBT区域320具有p⁺型集极区域31、n型缓冲区域32的一部分、n^-型半导体区域1的一部分、栅电极33、栅极绝缘层34、p型基极区域36、p⁺型接点区域37、及n⁺型发射极区域38。

p⁺型集极区域31设置在半导体层S中的背面S2侧，且与集电极40电连接。在p⁺型集极区域31之上及n⁺型半导体区域5之上设有n型缓冲区域32。

p型基极区域36设置在n^-型半导体区域1之上，位于半导体层S中的正面S1侧。p型基极区域36例如与p^-型半导体区域2在X方向上相隔。另外，为了使p型基极区域36与p^-型半导体区域2电分离，以覆盖p型基极区域36的端部、p^-型半导体区域2的端部、及它们之间的n^-型半导体区域1的方式形成绝缘部39。

n⁺型发射极区域38选择性地设置在p型基极区域36之上，且与发射电极41电连接。p⁺型接点区域37也同样地选择性地设置在p型基极区域36之上，且与发射电极41电连接。

栅电极33至少与p型基极区域36隔着栅极绝缘层34而相对向。

在图6所示的例中，在相邻的栅电极33之间设有2个n⁺型发射极区域38，在这些2个n⁺型发射极区域38之间设有p⁺型接点区域37。代替该结构，半导体装置300也可以具有如下结构：在相邻的栅电极33之间，p⁺型接点区域37与n⁺型发射极区域38在Y方向上交替地设置。

一般的电力转换电路中，使用多个该RC-IGBT形成桥接电路。如果在1个RC-IGBT中对栅电极33施加阈值以上的电压，则在p型基极区域36中与栅极绝缘层34的界面附近的区域形成信道(反转区域)。通过在对发射电极41施加正电压的状态下在集电极40形成信道，IGBT成为接通状态。此时，电子通过信道从n⁺型发射极区域38注入到n^-型半导体区域1，电洞从p⁺型集极区域31注入到n^-型半导体区域1，RC-IGBT成为导通状态，在负载中流通电流。负载典型来说为电感。

之后，如果栅电极33的电压成为阈值电压以下，则p型基极区域36中的信道消失， IGBT成为断开状态。

当IGBT成为断开状态时，流经电感负载的电流从与电感负载并联连接的另一RC-IGBT的发射电极41朝向集电极40，在FRD区域310中流通电流。然后，当再次使刚才断开的RC-IGBT成为接通状态时，FRD区域310中耗尽层扩展，在p型半导体区域4可能会产生碰撞电离化。

本实施方式中，半导体装置300在FRD区域310具有p型半导体区域4及绝缘部10。因而，即便在FRD区域310产生碰撞电离化的情况下，也能够减少流经p型半导体区域4的电流。结果，能够降低产生半导体装置的击穿的可能性。

此外，图6所示的半导体装置300具有栅电极33设置在形成于半导体层S的沟槽内的所谓沟槽型栅极结构，但半导体装置300也可以具有栅电极33设置在正面S1之上的所谓平面型栅极结构。

(第4实施方式)

使用图7对第4实施方式的半导体装置400进行说明。

图7是第4实施方式的半导体装置400的剖视图。

半导体装置400例如为IGBT。

半导体装置400与半导体装置300相比，例如在以下方面不同，即，不具有n⁺型半导体区域5，且在p型基极区域36中设有p型半导体区域3及p型半导体区域4。

半导体装置400中，在半导体层S的背面S2侧设有p⁺型集极区域31。在p⁺型集极区域31上设有n型缓冲区域32、n^-型半导体区域1、及p型基极区域36。

p型半导体区域3的至少一部分及p型半导体区域4的至少一部分设置在p型基极区域36中。p型半导体区域3及p型半导体区域4设置在相邻的栅电极33之间。p型半导体区域3的p型杂质浓度及p型半导体区域4的p型杂质浓度例如高于p型基极区域36的p型杂质浓度。另外，p型半导体区域4的-Z方向的深度比栅极绝缘层34的-Z方向的深度深。

绝缘部10设置在p型半导体区域4上、部分36a上、及p型半导体区域3的一部分上。部分36a是p型基极区域36中位于p型半导体区域3与p型半导体区域4之间的部分。

半导体装置400具有p型半导体区域4及绝缘部10，由此，能够抑制当对n^-型半导体区域1与p型基极区域36之间施加反向电压时因产生碰撞电离化而流经半导体装置400中的电流。结果，能够降低半导体装置中产生击穿的可能性。

(第5实施方式)

使用图8～图10对第5实施方式的半导体装置500进行说明。

图8是第5实施方式的半导体装置500的剖视图。

图9是包含图8的A-A线的俯视图的一例。

图10是包含图8的A-A线的俯视图的另一例。

本实施方式的半导体装置500与半导体装置100相比，例如在还具有p^-型半导体区域6(第5半导体区域)的方面不同。

p^-型半导体区域6设置得比p^-型半导体区域2及p型半导体区域3靠-Z方向侧，且由n^-型半导体区域1包围。另外，p^-型半导体区域6与p型半导体区域4相接。p^-型半导体区域6的一部分在Z方向上位于部分2a与n⁺型半导体区域5之间。

在图9所示的例中，多个p^-型半导体区域6在X方向上相互相隔而设。各p^-型半导体区域6沿X-Y面由n^-型半导体区域1包围。

在图10所示的例中，p^-型半导体区域6沿X-Y面扩展，且与多个p型半导体区域4连接。n^-型半导体区域1的一部分沿X-Y面由p^-型半导体区域6包围。

在图9及图10的任一例中，沿X-Y面的p^-型半导体区域6的面积均大于p型半导体区域4的面积。

通过设置由n^-型半导体区域1所包围的p^-型半导体区域6，碰撞电离化容易在p^-型半导体区域6产生。如果在p^-型半导体区域6产生碰撞电离化，则电流通过p型半导体区域4及p^-型半导体区域2而流向阳极电极8。此时，通过使p^-型半导体区域6的面积大于p型半导体区域4，与其他实施方式相比能够进一步增多产生碰撞电离化的点。

因而，根据本实施方式，与第1实施方式相比，能够进一步提高半导体装置的击穿耐量。

另外，如图9所示，通过将多个p^-型半导体区域6相互分离地设置，能够使由在各p^-型半导体区域6产生的碰撞电离化所产生的电流通过各p型半导体区域4而流向阳极电极8。因而，能够降低当产生碰撞电离化时在p^-型半导体区域6局部地流通大电流的可能性。

或者，如图10所示，通过设置沿X-Y面扩展的p^-型半导体区域6，能够进一步增多产生碰撞电离化的点。因而，能够降低电流流经p^-型半导体区域6时的电流密度。另外，通过在更多部位分散地产生碰撞电离化，能够将由碰撞电离化产生的热分散，从而抑制半导体装置的升温。

(第6实施方式)

使用图11对第6实施方式的半导体装置600进行说明。

图11是第6实施方式的半导体装置600的剖视图。

本实施方式的半导体装置600与半导体装置500相比，例如p型半导体区域4的-Z方向上的端部设置得比p^-型半导体区域6靠-Z方向侧。即，n⁺型半导体区域5与p型半导体区域4之间的Z方向上的距离比n⁺型半导体区域5与p^-型半导体区域6之间的Z方向上的距离短。

通过将p型半导体区域4的端部设置得比p^-型半导体区域6靠-Z方向侧，碰撞电离化容易在p型半导体区域4的端部产生。此时，由碰撞电离化产生的电流主要流经图11中虚线所表示的2条路径。

即，根据本实施方式，能够使产生碰撞电离化时的电流分散地流向多条路径，从而能够降低电流密度。因而，根据本实施方式，与第1实施方式相比，能够进一步提高半导体装置的击穿耐量。

关于以上所说明的各实施方式中的各半导体区域之间的杂质浓度的相对高低，例如能够使用SCM(Scanning Capacitance Microscope，扫描型静电电容显微镜)进行确认。此外，各半导体区域中的载子浓度能够视为与各半导体区域中经活化的杂质浓度相等。因而，关于各半导体区域之间的载子浓度的相对高低，也能使用SCM进行确认。

另外，关于各半导体区域中的杂质浓度，例如能够通过SIMS(Secondary Ion Mass Spectroscopy，二次离子质谱法)进行测定。

以上，例示了本发明的几个实施方式，但这些实施方式是作为例子而提出的，并非意图限定发明的范围。这些新颖的实施方式能够通过其他各种方式来实施，能够在不脱离发明的主旨的范围内进行各种省略、替换、变更等。这些实施方式或其变化例包含于发明的范围或主旨内，并且包含于权利要求书所记载的发明及其均等的范围内。另外，所述各实施方式能够相互组合而实施。