本发明涉及显示
技术领域：
，尤其涉及一种阵列基板及其制备方法、显示面板、显示装置。
背景技术：
：目前高开口率的像素单元设计是将公共电极线(ComLine)设置地与数据线(DataLine)平行，且位于数据线的下方，即两种信号线的上下位置有重叠，从而减小两种信号线交错设置时对像素单元AA(ActiveArea，有效显示区域)区面积的占用，提高像素单元的开口率。在实现上述高开口率的像素单元设计的过程中，发明人发现现有的开口率的像素单元设计至少存在如下问题：如图1所示，由于数据线41与公共电极线21上下重叠设置，使得位于阵列基板最外层的取向层70在对应于数据线41的位置与对应于像素电极60的位置处的高度差较图2所示的常规产品(即两种信号线交错设置的低开口率设置像素单元)高出近(数据线41的厚度)的厚度，这一段差会导致通过摩擦辊02对取向层70进行摩擦取向时，取向层70在像素单元的边缘靠近数据线41的两侧处出现摩擦取向异常区域，出现与像素单元内部的AA区位置取向不一致，使得液晶显示面板在对应于该摩擦取向异常区域出现Zara不良，即出现如图3所示的一条相错的亮线，影响显示品质。技术实现要素：本发明的实施例提供一种阵列基板及其制备方法、显示面板、显示装置，可减少在高开口率的像素设计中公共电极线与数据线交叠处与像素电极区域的高度差，进而改善液晶显示装置的Zara不良。为达到上述目的，本发明的实施例采用如下技术方案：第一方面、本发明实施例提供了一种阵列基板的制备方法，所述制备方法包括：在衬底基板上方形成第一金属走线；形成覆盖所述第一金属走线的层间绝缘层；在所述层间绝缘层上形成第二金属走线；所述第二金属走线平行于所述第一金属走线，且与所述第一金属走线有重叠；所述第一金属走线与所述第二金属走线相重叠的区域为第一区域，所述第一金属走线除所述第一区域之外的区域为第二区域，所述第二金属走线除所述第一区域之外的区域为第三区域；形成覆盖所述第二金属走线的保护层；所述第一金属走线与所述第二金属走线互为公共电极线与数据线；所述制备方法还包括：对所述层间绝缘层至少对应于所述第一区域的部分进行减薄处理，且对除所述第二区域和所述第三区域之外的部分不进行减薄处理；和/或，对所述保护层至少对应于所述第一区域的部分进行减薄处理，且对除所述第二区域和所述第三区域之外的部分不进行减薄处理。可选的，对所述层间绝缘层至少对应于所述第一区域的部分进行减薄处理，以使所述层间绝缘层至少对应于所述第一区域的部分厚度减薄至所述层间绝缘层原本厚度的45％～65％；和/或，对所述保护层至少对应于所述第一区域的部分进行减薄处理，以使所述保护层至少对应于所述第一区域的部分厚度减薄至所述保护层原本厚度的45％～65％。可选的，所述对所述层间绝缘层至少对应于所述第一区域的部分进行减薄处理，且对除所述第二区域和所述第三区域之外的部分不进行减薄处理，包括：对所述层间绝缘层对应于所述第一区域、所述第二区域以及所述第三区域的部分进行减薄处理。可选的，所述对所述保护层至少对应于所述第一区域的部分进行减薄处理，且对除所述第二区域和所述第三区域之外的部分不进行减薄处理，包括：对所述保护层对应于所述第一区域、所述第二区域以及所述第三区域的部分进行减薄处理。可选的，所述公共电极线的线宽大于所述数据线的线宽，且沿线宽方向，所述公共电极线在所述衬底基板上的投影完全覆盖所述数据线在所述衬底基板上的投影。优选的，所述公共电极线未与所述数据线相重叠的区域位于所述数据线的两侧。进一步优选的，所述公共电极线位于所述数据线两侧的部分宽度相同。第二方面、本发明实施例还提供了一种阵列基板，所述阵列基板包括：位于衬底基板上方的第一金属走线；覆盖所述第一金属走线的层间绝缘层；位于所述层间绝缘层上的第二金属走线；所述第二金属走线平行于所述第一金属走线，且与所述第一金属走线有重叠；覆盖所述第二金属走线的保护层；所述第一金属走线与所述第二金属走线互为公共电极线与数据线；所述第一金属走线与所述第二金属走线相重叠的区域为第一区域，所述第一金属走线除所述第一区域之外的区域为第二区域，所述第二金属走线除所述第一区域之外的区域为第三区域；所述层间绝缘层至少对应于所述第一区域的部分厚度小于所述层间绝缘层除所述第二区域和所述第三区域之外的部分厚度；和/或，所述保护层至少对应于所述第一区域的部分厚度小于所述保护层除所述第二区域和所述第三区域之外的部分厚度。第三方面、本发明实施例还提供了一种显示面板，所述显示面板包括上述所述的阵列基板。第四方面、本发明实施例还提供了一种显示装置，所述显示装置包括上述所述的显示面板。基于此，通过本发明实施例提供的上述阵列基板的制备方法，对平行且重叠设置的数据线与公共电极线之间的层间绝缘层进行减薄处理，和/或对覆盖数据线与公共电极线二者中位于上方的一者的保护层进行减薄处理，降低了阵列基板最外层的取向层在对应于数据线或公共电极线位置与对应于像素单元内的像素电极的高度差，避免了取向层在像素单元的边缘靠近于数据线的两侧处出现摩擦取向异常区域，改善了上述具有高开口率像素单元设计的阵列基板应用于液晶显示装置后出现的Zara不良问题，提高了液晶显示装置的显示品质。附图说明为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术提供的一种高开口率的像素单元截面示意图；图2为现有技术提供的一种低开口率的像素单元截面示意图；图3为现有技术提供的一种高开口率的像素单元由于段差导致的Zara不良照片(其中，(a)照片为(b)照片的局部放大示意图)；图4(a)为采用本发明实施例提供的一种制备方法得到的阵列基板的截面示意图一；图4(b)为采用本发明实施例提供的一种制备方法得到的阵列基板的截面示意图二；图4(c)为采用本发明实施例提供的一种制备方法得到的阵列基板的截面示意图三；图4(d)为采用本发明实施例提供的一种制备方法得到的阵列基板的截面示意图四。附图标记：01-阵列基板；10-衬底基板；20-第一金属走线；21-公共电极线；30-层间绝缘层；31-栅绝缘层；40-第二金属走线；41-数据线；50-保护层；60-像素电极；70-取向层；02-摩擦辊。具体实施方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。需要指出的是，除非另有定义，本发明实施例中所使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员共同理解的相同含义。还应当理解，诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。并且，本发明专利申请说明书以及权利要求书中所使用的术语“上方”、“下方”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于说明本发明的技术方案的简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，由于本发明实施例所涉及的阵列基板中的各结构尺寸非常微小，为了清楚起见，本发明实施例附图中的各结构尺寸均被放大，除非有明确说明，不代表实际尺寸与比例。本发明实施例提供了一种如图4(a)至图4(d)所示的阵列基板01的制备方法，该制备方法包括：在衬底基板10上方形成第一金属走线20；形成覆盖第一金属走线20的层间绝缘层30；在层间绝缘层30上形成第二金属走线40；第二金属走线40平行于第一金属走线20，且与第一金属走线20有重叠；第一金属走线20与第二金属走线40相重叠的区域为第一区域(图中标记为a)，第一金属走线20除第一区域之外的区域为第二区域(图中标记为b)，第二金属走线40除第一区域之外的区域为第三区域(仅在图4(d)中以标记c示意出)；形成覆盖第二金属走线40的保护层50。其中，第一金属走线20与第二金属走线40互为公共电极线与数据线；上述制备方法还包括：对层间绝缘层30至少对应于第一区域的部分进行减薄处理，且对除第二区域和第三区域之外的部分不进行减薄处理；和/或，对保护层50至少对应于第一区域的部分进行减薄处理，且对除第二区域和所述第三区域之外的部分不进行减薄处理。需要说明的是，第一、本发明实施例中描述的第一金属走线20位于衬底基板10上方可以是直接设置在衬底基板10的表面，也可以是设置在衬底基板10上的其他膜层的表面，即以衬底基板10为相对的下方时，第一金属走线20位于衬底基板10相对的上方即可。并且，上述的第一金属走线20与第二金属走线40互为公共电极线与数据线是指，当第一金属走线20为公共电极线时，第二金属走线40即为数据线；反之，当第一金属走线20为数据线时，第二金属走线40即为公共电极线。这里，本领域技术人员应当清楚，本发明实施例提供的上述第一金属走线20和第二金属走线40至少位于阵列基板01的显示区域，当然也可延伸至显示区域周边的电路区域，即第一金属走线20和第二金属走线40位于整个阵列基板01中。第二、上述阵列基板01的制备方法当然还包括形成TFT(ThinFilmTransistor，薄膜晶体管)以及像素电极的步骤。其中，采用构图工艺形成位于下方的第一金属走线20时还可以一并形成TFT中的栅极或源漏极；采用构图工艺形成位于上方的第二金属走线40时还可以一并形成TFT中与在先形成的栅极或源漏极对应的源漏极或栅极。形成的位于第一金属走线20与第二金属走线40之间的层间绝缘层30即为栅绝缘层。并且，对保护层50至少对应于第二金属走线20的区域进行减薄处理的工艺可在像素电极60的刻蚀工艺之后进行。具体工艺步骤在此不再赘述。第三、上述的第一金属走线20与第二金属走线40平行设置且有重叠，可以包括以下情况：其一、两种信号线中的一者在衬底基板10上的投影将另一者在衬底基板10上的投影完全覆盖，即以第一金属走线20的线宽大于第二金属走线40的线宽为例，可参考图4(a)至图4(c)所示，第一金属走线20在衬底基板10上的投影将第二金属走线40在衬底基板10上的投影完全覆盖。在此情况下，由于两种信号线中的一者在衬底基板10上的投影将另一者在衬底基板10上的投影完全覆盖，当两种信号线的线宽相同时，第一金属走线20除第一区域之外的第二区域面积为零，第二金属走线40除第一区域之外的第三区域面积也为零。这样一来，以上述的对层间绝缘层30至少对应于第一区域的部分进行减薄处理，且对除第二区域和第三区域之外的部分不进行减薄处理为例，上述工艺具体即为：仅对层间绝缘层30对应于第一区域的部分进行减薄处理。当两种信号线的线宽不同时，由于两种信号线中的一者在衬底基板10上的投影将另一者在衬底基板10上的投影完全覆盖，故第二区域和第三区域中的一者面积为零。这样一来，仍以上述的对层间绝缘层30至少对应于第一区域的部分进行减薄处理，且对除第二区域和第三区域之外的部分不进行减薄处理为例，上述工艺具体即为：仅对层间绝缘层30对应于第一区域的部分进行减薄处理，或者，对层间绝缘层30对应于第一区域+面积不为零的第二区域或第三区域的部分进行减薄处理。这里，上述图4(a)为对层间绝缘层30对应于第一区域a和第二区域b的部分均进行减薄处理后的阵列基板01的截面结构示意图，减薄处理的区域为a+b；图4(b)为对保护层50对应于第一区域a和第二区域b的部分均进行减薄处理后的阵列基板01的截面结构示意图，减薄处理的区域为a+b区域；图4(c)为既对层间绝缘层30对应于第一区域a和第二区域b的部分进行减薄处理，也对保护层50对应于第一区域a和第二区域b的部分进行减薄处理后的阵列基板01的截面结构示意图。其二、两种信号线在衬底基板10上的投影仅有部分交叠，即第二区域b的面积不为零，第三区域c的面积也不为零，此处可参考图4(d)所述，仍以对层间绝缘层30进行处理为例，图4(d)仅示意出对层间绝缘层30对应于第一区域a、第二区域b以及第三区域c均进行减薄处理后的阵列基板01结构示意图，对于层间绝缘层30对应于第一区域a、或对应于第一区域a+第二区域b、或对应于第一区域a+第三区域c的情况可参考图4(d)，本说明书附图不再赘述。这里，考虑到两种信号线在衬底基板10上的投影仅有部分交叠时，对开口率提高的效果有限；并且由于在后形成的第二金属走线40与在先前形成的第一金属走线20只是有部分重叠，在后形成的第二金属走线40不是在一个平面上形成的，还会增加第二金属走线40构图工艺的难度，容易导致断线缺陷的发生。因此，本发明实施例进一步优选的，在第一金属走线20与第二金属走线40这两种信号线中的一者在衬底基板10上的投影将另一者在衬底基板10上的投影完全覆盖。在上述制备方法中，对层间绝缘层30至少对应于第一区域的部分进行减薄处理，且对除第二区域和第三区域之外的部分不进行减薄处理，是因为如果对层间绝缘层30整体进行减薄处理，由于高开口率的像素设计中公共电极线与数据线交叠而导致的位于上方的信号线与对应于像素单元内的像素电极60的高度差仍然没有减少，无法实现改善液晶显示装置Zara不良的效果。同理，对保护层50至少对应于第一区域的部分进行减薄处理，且对除第二区域和第三区域之外的部分不进行减薄处理，是因为如果对保护层50整体进行减薄处理，由于高开口率的像素设计中公共电极线与数据线交叠而导致的位于上方的信号线与对应于像素单元内的像素电极60的高度差仍然没有减少，无法实现改善液晶显示装置Zara不良的效果。基于此，通过本发明实施例提供的上述阵列基板01的制备方法，对平行且重叠设置的数据线与公共电极线之间的层间绝缘层30进行减薄处理，和/或对覆盖数据线与公共电极线二者中位于上方的一者的保护层50进行减薄处理，降低了阵列基板01最外层的取向层70在对应于数据线或公共电极线位置与对应于像素单元内的像素电极60的高度差，避免了取向层在像素单元的边缘靠近于数据线的两侧处出现摩擦取向异常区域，改善了上述具有高开口率像素单元设计的阵列基板01应用于液晶显示装置后出现的Zara不良问题，提高了液晶显示装置的显示品质。进一步的，考虑到层间绝缘层30的减薄程度过小时，对高度差减少的效果不明显，减薄程度过大时，容易导致位于下方的第一金属走线20被暴露出，使得金属走线没有绝缘层的保护。因此，示例的，对层间绝缘层30至少对应于第一区域进行减薄处理的具体程度可以为，使层间绝缘层30至少对应于第一区域厚度减薄至层间绝缘层30原本厚度的45％～65％。即以层间绝缘层30厚度为为例，可以通过刻蚀等工艺将层间绝缘层30至少对应于第一区域厚度减薄至这一合适的厚度范围。同样的，考虑到保护层50的减薄程度过小时，对高度差减少的效果不明显，减薄程度过大时，容易导致位于下方的第二金属走线40被暴露出，使得金属走线没有绝缘层的保护。因此，示例的，对保护层50至少对应于第一区域进行减薄处理，以使保护层50至少对应于第一区域厚度减薄至层间绝缘层原本厚度的45％～65％。即以保护层50厚度为为例，可以通过刻蚀等工艺将保护层50至少对应于第一区域厚度减薄至这一合适的厚度范围。在上述基础上，公共电极线的线宽大于数据线的线宽，且沿线宽方向，公共电极线在衬底基板10上的投影完全覆盖数据线在衬底基板10上的投影，以使位于下方的公共电极线还可作为shieldbar(遮光条)遮挡数据线一侧或两侧的像素单元可能的漏光情况。进一步优选的，参考图4(a)至图4(c)所示，公共电极线未与数据线相重叠的区域位于数据线的两侧。即公共电极线未与数据线相重叠的区域在数据线沿线长方向的两侧均存在，从阵列基板01的平面俯视角度观察，可以在数据线两侧看到未被数据线覆盖的公共电极线，从而使得公共电极线能够遮挡住数据线两侧的像素单元可能的漏光情况。并且，公共电极线位于数据线两侧的部分宽度相同(参考图4(a)中示意出的区域b的宽度)，以使公共电极线对数据线两侧的像素单元的遮光效果均匀。进一步的，由于公共电极线的线宽通常是大于数据线的线宽，若仅对层间绝缘层30对应于二者相重叠的第一区域a进行减薄处理可能会导致减薄处理出现刻蚀不均问题或增加构图刻蚀的难度，因此上述的对层间绝缘层30至少对应于第一区域的部分进行减薄处理，且对除第二区域和第三区域之外的部分不进行减薄处理，具体包括：对层间绝缘层30对应于第一区域、第二区域以及第三区域的部分进行减薄处理。同样的，若仅对保护层50对应于二者相重叠的第一区域a进行减薄处理也可能会导致减薄处理出现刻蚀不均问题或增加刻蚀构图的难度，因此上述的对保护层50至少对应于第一区域的部分进行减薄处理，且对除第二区域和第三区域之外的部分不进行减薄处理，具体包括：对保护层50对应于第一区域、第二区域以及第三区域的部分进行减薄处理。在上述基础上，本发明实施例还提供了一种参考图4(a)至图4(d)所示的阵列基板01，该阵列基板01包括：位于衬底基板10上方的第一金属走线20；覆盖第一金属走线20的层间绝缘层30；位于层间绝缘层30上的第二金属走线40；第二金属走线40平行于第一金属走线20，且与第一金属走线20有重叠；第一金属走线20与第二金属走线40相重叠的区域为第一区域，第一金属走线20除第一区域之外的区域为第二区域、第二金属走线40除第一区域之外的区域为第三区域；层间绝缘层30至少对应于第一区域的部分厚度小于层间绝缘层30除第二区域和第三区域之外的部分厚度；和/或，保护层50至少对应于第一区域的部分厚度小于保护层50除第二区域和第三区域之外的部分厚度。进一步的，本发明实施例还提供了一种显示面板，该显示面板包括上述的阵列基板01。更进一步的，本发明实施例还提供了一种显示装置，该显示装置包括上述的显示面板。上述显示装置具体可以是液晶显示装置，可以为液晶显示器、液晶电视、数码相框、手机、平板电脑等具有任何显示功能的产品或者部件。以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本
技术领域：
的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。当前第1页1 2 3