一种阵列基板、显示面板及显示器的制造方法
【专利摘要】本发明公开了一种阵列基板、显示面板及显示器，包括第一电极线、第二电极线和牺牲电极线，其中，通过牺牲电极线覆盖第一电极线，或者，第一电极线覆盖牺牲电极线，并且在两者的交叠区域形成台阶状结构，使得牺牲电极线和第一电极线之间更容易发生静电释放，从而消耗第一电极线上的静电，以减小第二电极线和第一电极线之间发生静电击伤的概率，提高了阵列基板的抗静电释放能力。
【专利说明】一种阵列基板、显示面板及显示器
【技术领域】
[0001]本发明涉及静电防护【技术领域】，更具体地说，涉及一种阵列基板、显示面板及显示器。
【背景技术】
[0002]显示面板主要包括两大类:LCD显示面板(Liquid Crystal Display,液晶显示面板)和 OLED 显不面板(Organic Light-Emitting Diode,有机发光二极管),TFT (Thin FilmTransistor，薄膜场效应晶体管)基板即阵列基板，作为显示面板的核心部件，其性能显得尤为重要。但是现有的阵列基板的抗静电释放能力差，经常出现静电击伤现象。
【发明内容】
[0003]正如【背景技术】所述，现有的阵列基板的抗静电释放能力差，经常出现静电击伤现象。造成现有这一现象的主要原因有，在阵列基板上包括多个导电层，相邻的两个导电层内的电极线之间具有多个绝缘的交叠区域，当交叠的两个电极线积累的静电量达到一定程度时，将会在两个电极线的交叠区域发生静电击伤，从而导致阵列基板的工作不良。
[0004]有鉴于此，本发明提供一种阵列基板、显示面板及显示器，包括通过消耗第一电极线上的静电，以减小第二电极线与第一电极线之间发生静电击伤的概率。
[0005]为实现上述目的，本发明提供如下技术方案:
[0006]—种阵列基板,包括:
[0007]第一导电层，包括一第一电极线；
[0008]第二导电层，包括一第二电极线，所述第二电极线与所述第一电极线在第一交叠区域交叠，且在所述第一交叠区域绝缘；以及，
[0009]与所述第一电极线和第二电极线均绝缘的牺牲电极线；
[0010]其中，所述牺牲电极线与所述第一电极线在第二交叠区域交叠，两者之间具有绝缘层，所述绝缘层被所述第一电极线或所述牺牲电极线覆盖，
[0011]且所述绝缘层包括:
[0012]直接覆盖被所述绝缘层覆盖的电极线的顶面的第一区域；以及，
[0013]直接覆盖所述被所述绝缘层覆盖的电极线底面两侧至少一侧的第二区域，且所述第一区域与所述第二区域的连接处为台阶状结构。
[0014]优选的，所述第一导电层位于所述第二导电层下方，所述绝缘层被所述第一电极线覆盖，所述被所述绝缘层覆盖的电极线为被牺牲电极线。
[0015]优选的，所述第一导电层位于所述第二导电层下方，所述绝缘层被所述牺牲电极线覆盖，所述被所述绝缘层覆盖的电极线为所述第一电极线。
[0016]优选的，所述第二导电层包括所述牺牲电极线。
[0017]优选的，所述第一导电层位于所述第二导电层上方，所述绝缘层被所述牺牲电极线覆盖，所述被所述绝缘层覆盖的电极线为所述第一电极线。[0018]优选的，所述第一导电层位于所述第二导电层上方，所述绝缘层被所述第一电极线覆盖，所述被所述绝缘层覆盖的电极线为被牺牲电极线。
[0019]优选的，所述第二导电层包括所述牺牲电极线。
[0020]优选的，所述被所述绝缘层覆盖的电极线的侧边为锯齿形状。
[0021]优选地，所述牺牲电极线为悬浮设置。
[0022]优选的，所述第一电极线为数据线、扫描线、时钟信号线中任一金属走线。
[0023]优选的，所述第二电极线为数据线、扫描线、时钟信号线中任一金属走线。
[0024]一种显示面板，所述显示面板包括上述的阵列基板。
[0025]一种显示器，所述显示器包括上述的显示面板。
[0026]与现有技术相比，本发明所提供的技术方案具有以下优点:
[0027]本发明所提供的阵列基板、显示面板及显示器，包括第一电极线、第二电极线和牺牲电极线，其中，通过牺牲电极线覆盖第一电极线，或者，第一电极线覆盖牺牲电极线，并且在两者的交叠区域形成台阶状结构，使得牺牲电极线和第一电极线之间更容易发生静电释放，从而消耗第一电极线上的静电，以减小第二电极线和第一电极线之间发生静电击伤的概率，提高了阵列基板的抗静电释放能力。
【专利附图】
【附图说明】
[0028]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0029]图1a为本申请实施例提供的一种第一电极线、第二电极线和牺牲电极线之间结构示意图；
[0030]图1b为图1a中沿AA’线的切面图；
[0031]图2a为本申请实施例提供的另一种第一电极线、第二电极线和牺牲电极线之间结构示意图；
[0032]图2b为图2a中沿AA’线的切面图；
[0033]图3a为本申请实施例提供的又一种第一电极线、第二电极线和牺牲电极线之间结构示意图；
[0034]图3b为图3a中沿AA’线域的切面图；
[0035]图4a为本申请实施例提供的又一种第一电极线、第二电极线和牺牲电极线之间结构示意图；
[0036]图4b为图4a中沿AA’线的切面图。
【具体实施方式】
[0037]为使本发明的目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0038]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
[0039]其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0040]本申请实施例提供了一种阵列基板，包括第一电极线、第二电极线和牺牲电极线，第一电极线和第二电极线之间具有第一交叠区域，第一电极线和牺牲电极线具有第二交叠区域，通过在第一电极线和牺牲电极线之间发生静电释放，以减小第一电极线和第二电极线之间发生静电击伤的概率。
[0041]结合图1a?4b对本发明实施例提供的第一电极线、第二电极线和牺牲电极线之间的多种结构进行具体描述。
[0042]阵列基板包括:
[0043]第一导电层，包括一第一电极线I ;
[0044]第二导电层，包括一第二电极线2，第二电极线2与第一电极线I在第一交叠区域交叠(参考A区域的交叠区域)，且在第一交叠区域绝缘；以及，
[0045]与第一电极线I和第二电极线2均绝缘的牺牲电极线3，即牺牲电极线3为悬浮设置，即通常情况下，牺牲电极线3不与任何其他器件有电连接。
[0046]其中，牺牲电极线3与第一电极线I在第二交叠区域交叠(参考B区域的交叠区域)，两者之间具有绝缘层4，绝缘层4被第一电极线I或牺牲电极线3覆盖，
[0047]且绝缘层4包括:
[0048]直接覆盖被绝缘层4覆盖的电极线的顶面的第一区域41 ;以及，
[0049]直接覆盖被绝缘层4覆盖的电极线底面两侧的至少一侧的第二区域42，且第一区域41与第二区域42的连接处为台阶状结构。
[0050]在阵列基板的任意一第一电极线和第二电极线具有第一交叠区域时，且无论第一电极线和第二电极线之间的位置关系(第一电极线位于第二电极线上方，或者第二电极线位于第一电极线上方)，均可采用本申请实施例提供的结构，即形成一牺牲电极线与第一电极线在第二交叠区域交叠，并且在两者之间侧边部分的绝缘层具有台阶结构，能够使牺牲电极线和第一电极线之间发生尖端放电，进而释放第一电极线上的静电。
[0051]并且，对于牺牲电极线而言，其可以形成于第一电极线的上方，同样也可以形成于第一电极线的下方，对于其与第一电极线的上下位置关系并不做具体限制。
[0052]具体的，参考图1a和Ib所示，图1a为本发明实施例提供的一种第一电极线、第二电极线和牺牲电极线之间结构示意图，图1b为图1a中沿AA’区域的切面图，其中，第一导电层位于第二导电层的下方，即第一电极线I位于第二电极线2的下方，绝缘层4被第一电极线I覆盖，被绝缘层4覆盖的电极线为被牺牲电极线3。也就是说，如图1a-1b所示，在B区域内，在牺牲电极线3位于第一电极I之下，绝缘层4是位于第一电极线I与牺牲电极线3之间。
[0053]上述结构即为牺牲电极线3位于第一电极线I下方的情况，绝缘层4直接覆盖牺牲电极线3的顶面的第一区域41，以及绝缘层4直接覆盖牺牲电极线3底面两侧的第二区域42之间具有两个台阶状结构，第一电极线I在B区域覆盖绝缘层4，进而与牺牲电极线3之间形成尖端放电结构(参考图1b中的两个箭头所指区域)。通过在牺牲电极线3和第一电极线I之间发生静电释放，从而减少第一电极线I上的静电量，进而减小第一电极线I和第二电极线2之间发生静电击伤的概率。
[0054]相对于图1a和Ib中的结构,在第一导电层位于第二导电层下方的基础上,牺牲电极线还可以位于第一电极线的上方，具体参考图2a和2b所示，图2a为本申请实施例提供的另一种第一电极线、第二电极线和牺牲电极线之间结构示意图，图2b为图2a中沿AA’区域的切面图，其中，第一导电层位于第二导电层的下方，即第一电极线I位于第二电极线2的下方，绝缘层4被牺牲电极线3覆盖，被绝缘层4覆盖的电极线为第一电极线1，也就是说，如图2a-2b所示，在B区域内，在牺牲电极线3位于第一电极I之上，绝缘层4是位于第一电极线I与牺牲电极线3之间。
[0055]上述结构为牺牲电极线3位于第一电极线I上方的情况。在图2a和2b所示结构中，更为优选的，在第一导电层位于第二导电层下方，而牺牲电极线3位于第一电极线I的上方时，第二导电层包括牺牲电极线3。也就是说牺牲电极线3与第二电极线2形成于同一导电层，在制作阵列基板的过程中，只需将掩膜板变化即可，不仅无需增加额外的成本，而且制作简便。
[0056]在图la、lb、2a和2b所示的两个实施例中，牺牲电极线3与第一电极线I的第二交叠区域，绝缘层4的第一区域41和第二区域42的连接处形成了两个台阶状结构(即第二区域42包括两个子区域，两个子区域分别位于被绝缘层4覆盖的电极线的两侧)，从而是牺牲电极线3和第一电极线I之间形成两个区域的尖端放电结构，提高静电释放的能力，更快速的释放第一电极线I上的静电，更大程度的减小第一电极线I和第二电极线2之间发生静电击伤的概率。
[0057]另外，绝缘层4的第一区域41和第二区域42的连接处同样可以形成一个台阶状结构(即第二区域42位于被绝缘层4覆盖的电极线的一侧)。
[0058]下面结合图3a?4b的图示，对第一导电层位于第二导电层上方，且第二区域42位于被绝缘层4覆盖的电极线的一侧的情况进行具体描述。
[0059]参考图3a和3b所示，为本申请实施例提供的另一种第一电极线、第二电极线和牺牲电极线之间结构示意图，图3b为图3a中沿AA’区域的切面图，其中，第一导电层位于第二导电层上方，即第一电极线I位于第二电极线2的上方，绝缘层4被牺牲电极线3覆盖，被绝缘层4覆盖的电极线为第一电极线1，也就是说，如图3a-3b所示，在B区域内，在牺牲电极线3位于第一电极I之上，绝缘层4是位于第一电极线I与牺牲电极线3之间。
[0060]结合图3a和3b，绝缘层4只是覆盖第一电极线I 一侧边，以及第一电极线I在B区域的全部顶面或部分顶面，对于此种情况，在牺牲电极线3和第一电极线I之间同样可以形成尖端放电结构(即绝缘层4上形成台阶状结构)，参考图3b所示的箭头指向区域，即为尖端放电结构。
[0061]另外，参考图4a和4b所示，为本申请实施例提供的另一种第一电极线、第二电极线和牺牲电极线之间结构示意图，图4b为图4a中沿AA’区域的切面图，其中，第一导电层位于第二导电层上方，即第一电极线I位于第二电极线2的上方,绝缘层4被第一电极线I覆盖，被绝缘层4覆盖的电极线为牺牲电极线3，也就是说，如图4a-4b所示，在B区域内，在牺牲电极线3位于第一电极I之下，绝缘层4是位于第一电极线I与牺牲电极线3之间，即牺牲电极线3位于绝缘层4下方。[0062]同样的，在图4a和4b中所示结构中，绝缘层4只是覆盖了牺牲电极线3的一侧边，以及牺牲电极线I在B区域的全部顶面或部分顶面。相对于3a和3b中牺牲电极线3在第一电极线I上方的情况，在图4a和4b中，牺牲电极线3位于第一电极线I的下方，因此第二导电层包括牺牲电极线3，即将牺牲电极线3形成于第二导电层，即牺牲电极3与第二电极2可以有相同的材料同一层制成，在制作阵列基板时只需更换掩膜板，简单方便。
[0063]需要说明的是，对于本申请上述所有实施例提供的牺牲电极线和第一电极线之间的绝缘层，其覆盖被绝缘层覆盖的电极线的一侧边或两侧边的情况，适用于第一导电层位于第二导电层上方或下方，而牺牲电极线位于第一电极线上方或下方的任意组合方案。只需要在牺牲电极线和第一电极线之间形成尖端放电结构(即两者之间的绝缘层的第一区域和第二区域的连接处为台阶状结构)即可，即能通过在牺牲电极线和第一电极线之间发生静电释放，减少第一电极线上的静电量，进而减小第一电极线和第二电极线之间发生静电击伤的概率。
[0064]基于上述的目的，即通过尖端放电结构将第一电极线上的静电释放至与其交叠的牺牲电极线上，因此需要增大牺牲电极线和第一电极线发生静电释放的能力。可选的，将牺牲电极线的延伸方向与第一电极线的延伸方向设置为相同方向，可以在不改变原有阵列基板的情况下，通过延长牺牲电极线，将牺牲电极线的面积扩大，进而增大牺牲电极线的静电积累量，提高牺牲电极线和第一电极线之间静电释放的能力，最大程度的释放第一电极线上的静电，减小第一电极线和第二电极线之间发生静电击伤概率；
[0065]还可以将牺牲电极线的厚度增大，以使牺牲电极线上积累的静电量增大，提高牺牲电极线和第一电极线之间静电释放的量，进一步减小第一电极线和第二电极线之间发生静电击伤的概率。
[0066]更为优选的，对于被绝缘层覆盖的电极线的侧边为锯齿形状，通过增加牺牲电极线和第一电极线之间台阶状结构区域的面积，以提高在牺牲电极线和第一电极线之间进行静电释放的量，降低第一电极线和第二电极线之间发生静电击伤的概率。
[0067]另外，还可以对第一电极线和第二电极线的第一交叠区域进行特殊设计，在第一电极线和第二电极线之间除具有必须的绝缘层，一般为氮化硅层或氧化硅以外，还可以增加多个绝缘层，例如以阵列基板上，TFT的有源层，一般可以为非晶硅层来充当绝缘层的角色，以增大第一交叠区域内第一电极线和第二电极线之间的厚度，减小第一电极线和第二电极线的第一交叠区域被静电击伤的概率。
[0068]对于上述所有实施例其中，一般来说第一电极线或第二电极线为在阵列基板上的位于显示区或非显示区，具有大面积的金属走线，同时容易发生静电击穿现象。通常情况下，第一电极线为数据线、扫描线、时钟信号线中任一金属走线。或第二电极线为数据线、扫描线、时钟信号线中任一金属走线。
[0069]本申请实施例还提供了一种显示面板，显示面板包括上述实施例的阵列基板，优选的，显示面板可以为液晶显示面板或OLED显示面板。
[0070]本申请实施例还提供了一种显示器，显示器包括上述显示面板，本申请实施例优选的，显示器为液晶显示器或OLED显示器。
[0071]本申请实施例所提供的阵列基板、显示面板及显示器，其阵列基板上包括第一电极线、第二电极线和牺牲电极线，其中，通过牺牲电极线覆盖第一电极线，或者，第一电极线覆盖牺牲电极线，并且在两者的交叠区域形成台阶状结构，使得牺牲电极线和第一电极线之间更容易发生静电释放，从而消耗第一电极线上的静电，以减小第二电极线和第一电极线之间发生静电击伤的概率，提高了阵列基板的抗静电释放能力。
[0072] 对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【权利要求】
1.一种阵列基板，其特征在于，包括: 第一导电层，包括一第一电极线； 第二导电层，包括一第二电极线，所述第二电极线与所述第一电极线在第一交叠区域交叠，且在所述第一交叠区域绝缘；以及， 与所述第一电极线和第二电极线均绝缘的牺牲电极线； 其中，所述牺牲电极线与所述第一电极线在第二交叠区域交叠，两者之间具有绝缘层，所述绝缘层被所述第一电极线或所述牺牲电极线覆盖， 且所述绝缘层包括: 直接覆盖被所述绝缘层覆盖的电极线的顶面的第一区域；以及， 直接覆盖所述被所述绝缘层覆盖的电极线底面两侧至少一侧的第二区域，且所述第一区域与所述第二区域的连接处为台阶状结构。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一导电层位于所述第二导电层下方，所述绝缘层被所述第一电极线覆盖，所述被所述绝缘层覆盖的电极线为被牺牲电极线。
3.根据权利要求1所述的阵列基板，其特征在于，所述第一导电层位于所述第二导电层下方，所述绝缘层被所述牺牲电极线覆盖，所述被所述绝缘层覆盖的电极线为所述第一电极线。
4.根据权利要求3所述的阵列基板，其特征在于，所述第二导电层包括所述牺牲电极线。
5.根据权利要求1所述的阵列基板，其特征在于，所述第一导电层位于所述第二导电层上方，所述绝缘层被所述牺牲电极线覆盖，所述被所述绝缘层覆盖的电极线为所述第一电极线。
6.根据权利要求1所述的阵列基板，其特征在于，所述第一导电层位于所述第二导电层上方，所述绝缘层被所述第一电极线覆盖，所述被所述绝缘层覆盖的电极线为被牺牲电极线。
7.根据权利要求6所述的阵列基板，其特征在于，所述第二导电层包括所述牺牲电极线。
8.根据权利要求1所述的阵列基板，其特征在于，所述被所述绝缘层覆盖的电极线的侧边为锯齿形状。
9.根据权利要求1所述的阵列基板，其特征在于，所述牺牲电极线为悬浮设置。
10.根据权利要求1?9所述的阵列基板，其特征在于，所述第一电极线为数据线、扫描线、时钟信号线中任一金属走线； 或所述第二电极线为数据线、扫描线、时钟信号线中任一金属走线。
11.一种显示面板，其特征在于，所述显示面板包括权利要求1?10任意一项所述的阵列基板。
12.—种显示器，其特征在于，所述显示器包括权利要求11所述的显示面板。
【文档编号】H01L27/12GK103941440SQ201310747000
【公开日】2014年7月23日 申请日期:2013年12月30日 优先权日:2013年12月30日
【发明者】刘波, 简守甫, 夏志强, 曹兆铿, 王艳丽 申请人:上海中航光电子有限公司, 天马微电子股份有限公司