一种用于图像传感器的结构的制造方法
【专利摘要】本发明公开了一种用于图像传感器的结构的制造方法，其包括在衬底上形成多个像素单元的光电二极管、MOS晶体管和悬浮漏极；形成接触孔和第一层金属互连线，所述第一层金属互连线包括通过所述接触孔与所述MOS晶体管和所述悬浮漏极电连接的部分；可选择地形成第一通孔及第二层金属互连线，其中所述第二层金属互连线未和所述第一层金属互连线与所述悬浮漏极电连接的部分相连；以及形成第二通孔及第三层金属互连线，其中所述第二通孔位于所述第一层金属互连线与所述悬浮漏极电连接的部分的正上方，所述第三层金属互连线通过所述第二通孔与所述第二通孔下方的金属互连线电连接。本发明可实现图像传感器常规像素阵列的复用。
【专利说明】一种用于图像传感器的结构的制造方法
【技术领域】
[0001]本发明涉及图像传感器领域，特别涉及一种可实现图像传感器功能或悬浮漏极电容测量的结构的制造方法。
【背景技术】
[0002]CMOS图像传感器的像素单元是图像传感器实现感光的核心器件。如图1所示，最常用像素单元为包含一个光电二极管1，四个MOS晶体管，悬浮漏极2的有源像素结构，这些器件中光电二极管I是感光单元，实现对光线的收集和光电转换，其它的MOS晶体管是控制单元，包括行选管5，复位管6，传输管3，源极跟随管4，主要实现对光电二极管的选中，复位，信号输出，信号放大和读出的控制，悬浮漏极进行电荷向电压转换。图2为使用图1所示的像素单元组成的CMOS图像传感器像素阵列示意图，为了将图像的光信号转换为相应的电信号并最终形成图像，CMOS图像传感器通常采用将感光单元进行阵列式排布的方式，每个像素单元为最小的感光单位，根据不同的应用和分辨率，图像传感器中的像素单元可以是几十万、几百万、甚至上千万个。在像素阵列中的信号线包括了传输管、复位管和行选管控制信号，以及输出信号线7，这些信号线通常使用金属互连线引出。为了防止像素单元之间的串扰和避免金属影响光电转换效率，连接电源信号VDD的金属互连线9在阵列上呈网格状排列，覆盖像素单元的外围非感光区域，只在光电二极管区域被移除，即整个阵列中的连接电源信号VDD的金属互连线9是连在一起的，只是在光电二极管区域开出一个个用于收集入射光的窗口 10。
[0003]如图3所示为图1的电路结构对应的常规像素阵列的版图结构，图3中使用2x2的像素阵列来进行示意，更大的像素阵列只是将像素单元重复，因此原理完全一样。如图3所示，2x2像素阵列中共有4个像素单元，每个像素单元中包括光电二极管1，传输管3、复位管6、源极跟随管4和行选管5，进行电荷向电压转换的悬浮漏极2，用于将悬浮漏极2和复位管6及源极跟随管4互连的接触孔CT和第一层金属互连线8，用于连接电源信号VDD的金属互连线9。如图3所示悬浮漏极的电容Cfd是一个节点电容，不同悬浮漏极2之间没有连接，每个悬浮漏极都是孤立的。悬浮漏极的电容结构组成非常复杂，包括了结电容、晶体管源漏与栅极的耦合电容、栅电容，金属与衬底之间的耦合电容等，分电容之间通过第一层金属互连线8并联在一起，但是每个分电容的面积都较小，即悬浮漏极的总电容值较小，而且在像素阵列中的像素单元的悬浮漏极是不引出的，因此单个悬浮漏极的电容无法从像素阵列上直接测量得到。
[0004]在图像传感器芯片的性能各种评价指标中，像素单元的转换增益(Conver s i onGain, CG)是一个重要的评价指标，因为需要通过转换增益才能计算出像素单元的其它性能指标，例如量子效率、信噪比和动态范围等。像素单元的转换增益是指一个光生载流子在电荷向电压转换的节点上引起的电压变化幅度，在有源像素单元中这个转换节点通常是悬浮漏极，由于CG= Δ V/n，其中Λ V为电压变化，η为光生载流子数，而Λ V=Q/CFD=q*n/CFD，其中Q为光生载流子的电荷量，Cfd为悬浮漏极的电容，q为单位电荷，因此可以推导出转换增益CG=q/CFD，即我们只需知道悬浮漏极的电容就可以得到像素单元的转换增益。如前所述，悬浮漏极的电容无法通过测量直接得到，传统计算转换增益是通过统计的方法来估算，即把光生载流子的吸收看成泊松分布，通过连续测量100幅以上的图像，统计输出数据的标准偏差，标准偏差和输出电压之间的比值为转换增益。但这种方法的缺点是工作量大，而且估算值可能和实际值之间有较大误差，造成后续像素性能评估的不准确。此外，还可以通过将悬浮漏极点的电容并联来形成一个大电容，然后通过测量来得到这个大电容的电容值，除以并联的悬浮漏极个数就可以得到单个悬浮漏极的电容值，但使用这种方法需要设计一个悬浮漏极电容的阵列，这个阵列需要占用较大的芯片面积，在通常的量产芯片中，工艺监控结构仅放在划片槽区域，由于并联的悬浮漏极阵列的面积太大，而划片槽的宽度通常仅有100微米左右，因此这种结构无法放入划片槽中，也就无法实现悬浮漏极电容监控。
【发明内容】
[0005]本发明的主要目的旨在提供一种用于图像传感器的结构的制造方法，通过对工艺步骤稍作修改可相应实现感光功能或测量悬浮漏极电容功能，且所制造的用于图像传感器的结构不占用芯片面积。
[0006]为达成上述目的，本发明提供一种用于图像传感器的结构的制造方法，包括以下步骤:步骤S1:在衬底上形成多个像素单元的光电二极管、MOS晶体管和悬浮漏极；步骤S2:形成接触孔和第一层金属互连线，所述第一层金属互连线包括通过所述接触孔与所述MOS晶体管和所述悬浮漏极电连接的部分；步骤S3:可选择地形成第一通孔及第二层金属互连线，其中所述第二层金属互连线未和所述第一层金属互连线与所述悬浮漏极电连接的部分相连；步骤S4:形成第二通孔及第三层金属互连线，其中所述第二通孔位于所述第一层金属互连线与所述悬浮漏极电连接的部分的正上方，所述第三层金属互连线通过所述第二通孔与所述第二通孔下方的金属互连线相连。
[0007]优选地，步骤S4中形成第三层金属互连线的步骤包括:沉积第三层金属层；在所述第三层金属层中形成露出所述多个像素单元的光电二极管的窗口。
[0008]优选地，所述第三层金属互连线连接至电源电压。
[0009]优选地，步骤S3为不形成所述第一通孔及第二层金属互连线，所述第三层金属互连线通过所述第二通孔和所述第一层金属互连线与所述悬浮漏极电连接的部分相连，将所述悬浮漏极引出。
[0010]优选地，步骤S3为形成所述第一通孔及第二层金属互连线，所述第三层金属互连线通过所述第二通孔和所述第二层金属互连线相连，所述悬浮漏极未引出。
[0011]优选地，所述多个像素单元的悬浮漏极互不相连。
[0012]优选地，所述第一层金属连线还包括用于连接外围处理电路，以及连接地的部分。
[0013]优选地，所述第二层金属互连线通过所述第一通孔和所述第一层金属互连线未与所述悬浮漏极电连接的部分相连。
[0014]本发明的有益效果在于，通过将第二通孔和第一层金属互连线与接触孔电连接的部分对准，只需对制造工艺流程稍作修改就能相应实现对悬浮漏极电容的精确测量或常规感光成像像素阵列的功能，实现了对常规像素阵列的复用。【专利附图】
【附图说明】
[0015]图1为现有技术的CMOS图像传感器像素单元的电路示意图；
[0016]图2为现有技术的CMOS图像传感器像素阵列的示意图；
[0017]图3为现有技术像素单元的版图结构的示意图；
[0018]图4为本发明的用于图像传感器的结构的制造方法的流程图；
[0019]图5为本发明的用于图像传感器的结构实现图像传感器常规感光成像像素阵列功能时的制造方法的流程图；
[0020]图6为本发明的用于图像传感器的结构实现图像传感器常规感光成像像素阵列功能时的版图结构；
[0021]图7为图6所示的用于图像传感器的结构沿A-B方向的剖视图；
[0022]图8为本发明的用于图像传感器的结构实现悬浮漏极电容测量时的制造方法的流程图；
[0023]图9为本发明的用于图像传感器的结构实现悬浮漏极电容测量时的版图结构；
[0024]图10为图9所示的用于图像传感器的结构的剖视图。
【具体实施方式】
[0025]为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
[0026]其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
[0027]下面将结合具体的实施例对本发明的用于图像传感器的结构的制造方法进行详细的说明。
[0028]首先请参考图4，本发明的用于图像传感器的结构的制造方法包括以下步骤:
[0029]步骤S1:在衬底上形成多个像素单元的光电二极管，MOS晶体管和悬浮漏极。MOS晶体管包括传输管，行选管，复位管以及源极跟随管，悬浮漏极通过传输管与光电二极管相连。其中光电二极管负责将光子转换为电荷，传输管负责将光电二极管中产生的电子传输到悬浮漏极，悬浮漏极将收集到的电荷转换为电压信号，源极跟随管将电压信号放大，行选管负责选中像素单元并将电压信号Voutl输出到外围处理电路。光电二极管，MOS晶体管和悬浮漏极均可使用常规的CMOS图像传感器前道工艺来形成。完成步骤SI之后，跳转至步骤S2。
[0030]步骤S2:形成接触孔和第一层金属互连线。该第一层金属互连线I包括通过接触孔与MOS晶体管和悬浮漏极电连接，将每一像素单元的悬浮漏极和对应的MOS晶体管相连的部分，具体的是将悬浮漏极和复位管的源极以及源极跟随器的栅极相连。此外第一层金属连线还包括用于连接外围处理电路，以及连接地GND的部分。较佳的，像素单元之间未共用悬浮漏极，多个像素单元的悬浮漏极彼此互不相连。完成步骤S2之后，可选择地进行步骤S3或步骤S4。
[0031]步骤S3:可选择地形成第一通孔及第二层金属互连线，其中第二层金属互连线不和第一层金属互连线与悬浮漏极电连接的部分相连。该步骤可根据需要可选择性地形成或不形成第一通孔及第二层金属互连线。当形成第一通孔和第二层金属互连线时，由于第二层金属互连线不和第一层金属互连线与悬浮漏极电连接的部分相连，各悬浮漏极未通过第二层金属互连线引出。而第二层金属互连线可通过第一通孔和第一层金属互连线未与悬浮漏极电连接的部分电连接，例如可与外围处理电路相连。
[0032]步骤S4:形成第二通孔及第三层金属互连线。其中第二通孔是位于第一层金属互连线与悬浮漏极电连接的部分的正上方，第三层金属互连线通过第二通孔和第二通孔下方的金属互连线电连接。为了防止各像素单元之间的串扰和避免金属影响光电转换效率，第三层金属互连线的形成方法例如是在上述形成的结构上沉积一层金属层，之后在金属层中形成露出光电二极管的窗口，使第三层金属互连线仅覆盖像素单元的外围非感光区域，由此在像素阵列上呈网格状排列。第三层金属互连线用于连接至电源电压VDD。
[0033]对于步骤S3为不形成第一通孔和第二层金属互连线的情况，第二通孔下方为第一层金属互连线，由于第二通孔恰好对准与悬浮漏极电连接的第一层金属互连线，且第三层金属互连线在整个像素阵列上是全部连在一起，因此通过第二通孔将第三层金属互连线和与悬浮漏极电连接的第一层金属互连线相连，就实现了整个像素阵列上各个相互独立的悬浮漏极的并联和引出。通常的CMOS图像传感器的像素阵列都包括了几十万、几百万、甚至上千万个像素单元，这就意味着几十万、几百万，甚至上千万个悬浮漏极并联在了一起，电容并联以后得到的总电容值是单个电容值乘以并联电容的个数，虽然每个悬浮漏极的电容仅几个fF，但通过几十万甚至上百万个电容的并联，就得到一个大电容，通过电容测量仪器直接测量就可以得到电容值，再除以并联的悬浮漏极电容个数就可以得到单个悬浮漏极的电容值。由此，形成的用于图像传感器的结构可作为悬浮漏极电容的测量结构。
[0034]对于步骤S3为形成第一通孔及第二层金属互连线的情况，此时，第三层金属互连线通过第二通孔与第二层金属互连线电连接，而由于第二层金属互连线并未和第一层金属互连线与各悬浮漏极电连接的部分相连，因此各悬浮漏极仍未被引出。此外，第三层金属互连线在像素阵列中只用于连接电源电压信号VDD，形成第二层金属互连线和第二通孔的步骤并不会对像素阵列的功能产生影响，因此所形成的用于图像传感器的结构可以作为实现图像传感器的感光成像功能的像素阵列，且使用常规的制造工艺步骤就可完成。
[0035]由此，通过将第二通孔和第一层金属互连线与接触孔电连接的部分相对准，在本发明的用于图像传感器的结构的制造过程中仅需对工艺步骤稍作修改就能实现对悬浮漏极电容的精确测量或常规感光成像像素阵列的功能，实现了对常规像素阵列的复用。此外，由于不需要另外设计一个用于悬浮漏极电容测量的阵列结构，节省了芯片面积。
[0036]接下来，将结合图5至图10详细说明本发明的用于图像传感器的结构实现不同功能时的制造工艺。
[0037]首先，请参考图5至图7，其所示为本发明第一实施例的用于实现图像传感器常规感光成像像素阵列的结构的制造方法，当需要实现像素阵列正常的感光功能时，进行以下步骤:
[0038]步骤SlO:在衬底上形成多个像素单元的光电二极管1，MOS晶体管和悬浮漏极2。MOS晶体管包括传输管3，行选管5，复位管6以及源极跟随管4，悬浮漏极2通过传输管3与光电二极管I相连。光电二极管1，MOS晶体管和悬浮漏极2均可使用常规的CMOS图像传感器前道工艺来形成。[0039]步骤Sll:形成接触孔和第一层金属互连线。该第一层金属互连线包括通过接触孔CT与MOS晶体管电和悬浮漏极2电连接的部分8，该部分的第一层金属互连线8将每一像素单元的悬浮漏极2和对应的MOS晶体管相连，具体的是将悬浮漏极2和复位管6的源极以及源极跟随器4的栅极相连(如图6所示)。此外第一层金属连线还包括连接至外围处理电路，以及连接至地GND的部分。较佳的，像素单元之间未共用悬浮漏极，各像素单元的悬浮漏极彼此互不相连。
[0040]步骤S12:形成第一通孔及第二层金属互连线。第二层金属互连线10不和第一层金属互连线与悬浮漏极电连接的部分8相连，各悬浮漏极2未通过第二层金属互连线10引出。第二层金属互连线10也可通过第一通孔(图中未示)和未与悬浮漏极电连接的第一层金属互连线电连接，例如可与外围处理电路相连。
[0041]步骤S13:形成第二通孔及第三层金属互连线。请参见图6和图7，第二通孔11是位于第一层金属互连线与悬浮漏极电连接的部分8的正上方并对准，第三层金属互连线9通过第二通孔11与第二层金属互连线10相连。本领域技术人员应当清楚，上述第一，第二层金属互连线，接触孔，第一通孔和第二通孔均形成于层间介质层中，在此不作详细说明。第三层金属互连线是用于连接电源电压信号VDD，为了防止各像素单元之间的串扰和避免金属影响光电转换效率，可通过沉积金属层并在金属层中形成露出光电二极管的窗口的方式，使第三层金属互连线仅覆盖像素单元的外围非感光区域，由此在像素阵列上呈网格状排列。
[0042]上述工艺步骤中所形成的第二层金属互连线10不和第一层金属互连线与悬浮漏极电连接的部分8相连，因此在悬浮漏极上方增加的第二层金属互连线10和第二通孔11对像素阵列不产生影响，通过正常的工艺制造过程就可以实现常规的像素阵列的感光功倉泛。
[0043]接下来，请参考图8至图10，其所示为本发明第二实施例的用于实现像素单元悬浮漏极电容精确测量的结构的制造方法，当需要实现悬浮漏极电容测量时，进行以下步骤:
[0044]步骤S20:在衬底上形成多个像素单元的光电二极管1，MOS晶体管和悬浮漏极2。MOS晶体管包括传输管3，行选管5，复位管6以及源极跟随管4，悬浮漏极2通过传输管3与光电二极管I相连。光电二极管1，MOS晶体管和悬浮漏极2均可使用常规的CMOS图像传感器前道工艺来形成。
[0045]步骤S21:形成接触孔和第一层金属互连线。该第一层金属互连线包括通过接触孔与MOS晶体管电和悬浮漏极电连接的部分8，该部分的第一层金属互连线8将每一像素单元的悬浮漏极和对应的MOS晶体管相连，具体的是将悬浮漏极和复位管6的源极以及源极跟随器4的栅极相连，如图9所示。第一层金属互连线将各个像素单元的悬浮漏极和对应的MOS晶体管相连，并未将各悬浮漏极引出。此外第一层金属连线还包括连接至外围处理电路，以及连接至地GND的部分。较佳的，多个像素单元之间的悬浮漏极彼此互不相连。
[0046]步骤S12:形成第二通孔及第三层金属互连线。请参见图9和图10，第二通孔11是位于与悬浮漏极电连接的第一层金属互连线8的正上方并与之对准，第三层金属互连线9通过第二通孔11和第一层金属互连线与悬浮漏极电连接的部分8相连。上述第一层金属互连线，接触孔，第二通孔均形成于层间介质层中，在此不作详细说明。第三层金属互连线用于连接电源电压信号VDD，为了防止各像素单元之间的串扰和避免金属影响光电转换效率，可以沉积金属层并在金属层中形成露出光电二极管的窗口的方式形成第三层金属互连线，第三层金属互连线仅覆盖像素单元的外围非感光区域，在像素阵列上呈网格状排列。
[0047]与上述第一实施例相比较，本实施例在制造工艺过程中省略了第一通孔和第二层金属互连线的工艺步骤，由于第二通孔11正好对准第一层金属互连线和悬浮漏极电连接的部分8，使得第三层金属互连线9可与该部分的第一层金属互连线8电连接，而第三层金属互连线在整个像素阵列上是全部连在一起的，由此可将整个像素阵列的各个悬浮漏极2并联和引出，电容并联以后得到的总电容值是单个电容值乘以并联电容的个数，虽然每个悬浮漏极的电容仅几个fF，但通过几十万甚至上百万个电容的并联，就可以得到一个大电容，通过电容测量仪器直接测量就可以得到电容值，再除以并联的悬浮漏极电容个数就可以得到悬浮漏极的电容值。由此，本实施例所形成的用于图像传感器的结构可用作悬浮漏极电容的测量结构。
[0048]综上所述，本发明的用于图像传感器的结构的制造方法，通过将第二通孔和第一层金属互连线与接触孔电连接的部分对准，只需对制造工艺流程稍作修改就能实现对悬浮漏极电容的精确测量或常规感光成像像素阵列的功能，实现了对常规像素阵列的复用。此夕卜，由于不需要另外设计一个用于悬浮漏极电容测量的阵列结构，节省了芯片面积。
[0049]虽然本发明已以较佳实施例揭示如上，然所述诸多实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。
【权利要求】
1.一种用于图像传感器的结构的制造方法，其特征在于，包括以下步骤: 步骤S1:在衬底上形成多个像素单元的光电二极管、MOS晶体管和悬浮漏极； 步骤S2:形成接触孔和第一层金属互连线，所述第一层金属互连线包括通过所述接触孔与所述MOS晶体管和所述悬浮漏极电连接的部分； 步骤S3:可选择地形成第一通孔及第二层金属互连线，其中所述第二层金属互连线未和所述第一层金属互连线与所述悬浮漏极电连接的部分相连； 步骤S4:形成第二通孔及第三层金属互连线，其中所述第二通孔位于所述第一层金属互连线与所述悬浮漏极电连接的部分的正上方，所述第三层金属互连线通过所述第二通孔与所述第二通孔下方的金属互连线电连接。
2.根据权利要求1所述的用于图像传感器的结构的制造方法，其特征在于，步骤S4中形成第三层金属互连线的步骤包括: 沉积第三层金属层； 在所述第三层金属层中形成露出所述多个像素单元的光电二极管的窗口。
3.根据权利要求2所述的用于图像传感器的结构的制造方法，其特征在于，所述第三层金属互连线连接至电源电压。
4.根据权利要求1所述的用于图像传感器的结构的制造方法，其特征在于，步骤S3为不形成所述第一通孔及第二层金属互连线，所述第三层金属互连线通过所述第二通孔和所述第一层金属互连线与所述悬浮漏极电连接的部分相连，将所述悬浮漏极引出。
5.根据权利要求1所述的用于图像传感器的结构的制造方法，其特征在于，步骤S3为形成所述第一通孔及第二层金属互连线，所述第三层金属互连线通过所述第二通孔和所述第二层金属互连线相连，所述悬浮漏极未引出。
6.根据权利要求1所述的用于图像传感器的结构的制造方法，其特征在于，所述多个像素单元的悬浮漏极互不相连。
7.根据权利要求1所述的用于图像传感器的结构的制造方法，其特征在于，所述第一层金属连线还包括用于连接外围处理电路，以及连接地的部分。
8.根据权利要求5所述的用于图像传感器的结构的制造方法，其特征在于，所述第二层金属互连线通过所述第一通孔和所述第一层金属互连线未与所述悬浮漏极电连接的部分相连。
【文档编号】H01L27/146GK103681722SQ201310747025
【公开日】2014年3月26日 申请日期:2013年12月30日 优先权日:2013年12月30日
【发明者】顾学强, 周伟, 陈力山 申请人:上海集成电路研发中心有限公司