1.一种半导体装置，所述半导体装置包括：
半导体基底；
栅电极层结构，包括堆叠在半导体基底的上表面上的分隔开的多个栅电极层；
多个通道区，贯穿栅电极层；
多个虚设通道区，贯穿栅电极层中的至少最下面的栅电极层；以及
基底绝缘层，位于半导体基底和虚设通道区之间。
2.根据权利要求1所述的半导体装置，其中，基底绝缘层包括多个基底绝缘图案，其中，半导体基底包括多个凹进，其中，基底绝缘图案形成在所述多个凹进中的相应的凹进中。
3.根据权利要求1所述的半导体装置，其中，虚设通道区延伸到半导体基底的所述上表面下方并且直接接触基底绝缘层。
4.根据权利要求1所述的半导体装置，其中，虚设通道区包括贯穿栅电极层中的所述最下面的栅电极层的相应环形通道区。
5.根据权利要求4所述的半导体装置，其中，通道区包括位于半导体基底上的相应外延图案和位于相应外延图案的上表面上的相应环形通道区。
6.根据权利要求5所述的半导体装置，其中，外延图案贯穿栅电极层中的所述最下面的栅电极层。
7.根据权利要求1所述的半导体装置，所述半导体装置还包括：多条位线，其中，通道区电连接到所述多条位线中的相应位线，其中，虚设通道区不电连接到所述多条位线中的任何位线。
8.根据权利要求1所述的半导体装置，其中，虚设通道区贯穿栅电极层结构的具有阶梯结构的第一区，其中，通道区与栅电极层结构的所述第一区分隔开。
9.一种半导体装置，所述半导体装置包括：
半导体基底，具有限定水平面的上表面；
栅电极层结构，包括在竖直方向上交替堆叠在半导体基底的所述上表面上的多个栅电极层和多个绝缘层；
多个虚设通道区，贯穿栅电极层结构，虚设通道区包括贯穿栅电极层中 的最下面的栅电极层的相应环形通道区；以及
多个通道区，贯穿栅电极层结构，通道区包括位于半导体基底上的相应外延图案和位于相应外延图案的上表面上的相应环形通道区，
其中，虚设通道区与半导体基底分隔开。
10.根据权利要求9所述的半导体装置，其中，相应虚设通道区的底表面延伸到栅电极层结构的底表面下方。
11.根据权利要求10所述的半导体装置，所述半导体装置还包括：基底绝缘层，所述基底绝缘层包括多个基底绝缘图案，所述多个基底绝缘图案设置在位于半导体基底的所述上表面中的相应凹进中。
12.根据权利要求11所述的半导体装置，其中，相应虚设通道区的底表面直接接触基底绝缘层。
13.根据权利要求9所述的半导体装置，其中，通道区包括位于半导体基底上的相应外延图案和位于相应外延图案的上表面上的相应环形通道区。
14.根据权利要求13所述的半导体装置，其中，相应通道区的外延图案贯穿栅电极层中的所述最下面的栅电极层。
15.根据权利要求9所述的半导体装置，所述半导体装置还包括：多条位线，其中，通道区电连接到所述多条位线中的相应位线，其中，虚设通道区不电连接到所述多条位线中的任何位线。
16.一种半导体存储装置，所述半导体存储装置包括：
半导体基底，具有上表面，在所述上表面中具有多个凹进；
基底绝缘层，包括位于相应的凹进中的多个基底绝缘图案；
栅电极层结构，位于半导体基底的所述上表面上；以及
多个虚设通道区，竖直地贯穿栅电极层结构，其中，虚设通道区直接接触基底绝缘层。
17.根据权利要求16所述的半导体存储装置，其中，虚设通道区具有位于半导体基底的所述上表面下方的相应下表面。
18.根据权利要求16所述的半导体存储装置，所述半导体存储装置还包括多个通道区，通道区包括位于半导体基底上的相应外延图案和位于相应外延图案的上表面上的相应环形通道区。
19.根据权利要求18所述的半导体存储装置，其中，外延图案直接接触半导体基底。