一种半导体器件及其制造方法和电子装置与流程

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。

背景技术：

光电二极管(photonicsdiode)是将光信号变成电信号的半导体器件，其在诸如光敏电阻、cmos图像传感器、感光耦合元件以及光电倍增管等设备中有着广泛应用。它们能够根据所受光的照度来输出相应的模拟电信号(例如测量仪器)或者在数字电路的不同状态间切换(例如控制开关、数字信号处理)。

在一些半导体器件例如cmos图像传感器中，通常包括内部设置有多个光电二极管的半导体衬底，而相邻光电二极管之间通过设置于半导体衬底中的隔离环以使彼此之间绝缘，其中，该隔离环中填充有氧化硅，且氧化硅中形成有空气隙，且在每个隔离环的外侧还设置有通孔(tsv)。

然而，在常规工艺中，隔离环和通孔102的制作过程正遭遇各种不利问题的挑战，例如，隔离环中填充的氧化物高于半导体衬底的表面，再者在隔离环的底部填充的氧化物层太薄，在之后进行半导体衬底的背部进行化学机械研磨(cmp)时，很容易研磨到隔离环的底部而暴露出空气隙，进而使得隔离环的绝缘作用失去效果，降低器件的性能。

因此，鉴于上述问题的存在，有必要提出一种新的半导体器件及其制造方法。

技术实现要素：

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要 试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明一方面提供一种半导体器件的制造方法，所述方法包括：

提供半导体衬底，在所述半导体衬底中形成有多个光电二极管，在所述半导体衬底的正面形成有介电层，以及在所述介电层上形成有图案化的硬掩膜层；

以所述图案化的硬掩膜层为掩膜，依次刻蚀所述介电层和部分所述半导体衬底，以在所述光电二极管之间形成多个通孔开口；

在所述通孔开口中填充金属层，以形成多个通孔；

对所述半导体衬底的背面进行减薄处理，停止于所述通孔中；

从所述半导体衬底的背面开始刻蚀所述半导体衬底，停止于所述介电层上，以形成多个位于所述光电二极管和所述通孔之间的隔离沟槽，其中，每个所述隔离沟槽的俯视形状为环形，每一所述隔离沟槽包围一所述光电二极管，使相邻的光电二极管相隔离。

进一步，在形成所述隔离沟槽之后，还包括以下步骤：在所述半导体衬底的背面形成干膜，所述干膜密封所述隔离沟槽。

进一步，形成所述通孔的步骤包括：

在所述通孔开口的底部和侧壁上以及所述介电层的表面上依次沉积绝缘层、阻挡层和种晶层；

在所述通孔开口中填充满所述金属层并溢出；

对所述金属层、所述阻挡层和所述绝缘层进行化学机械研磨，停止于所述硬掩膜层的表面上。

进一步，在形成所述通孔之后，还包括以下步骤：在所述半导体衬底的正面形成覆盖层，以覆盖暴露的所述通孔的顶面。

进一步，所述环形为多边形。

进一步，所述多边形为八边形，且相邻的所述环形共用一个边。

进一步，所述通孔位于所述隔离沟槽未共用的边的外侧。

本发明另一方面提供一种半导体器件，包括：

半导体衬底，在所述半导体衬底中形成有多个光电二极管；

在所述半导体衬底的正面形成有介电层，以及在所述介电层上形 成有图案化的硬掩膜层；

形成有位于所述图案化的硬掩膜层中，并依次贯穿所述介电层和所述半导体衬底的多个通孔，其中每个所述通孔中填充有金属层，所述通孔位于所述光电二极管之间；

在所述半导体衬底中还形成有多个位于所述光电二极管和所述通孔之间的隔离沟槽，每个所述隔离沟槽从所述半导体衬底的背面贯穿到所述半导体衬底的正面，其中，每个所述隔离沟槽的俯视形状为环形，每一所述隔离沟槽包围一所述光电二极管，使相邻的光电二极管相隔离。

进一步，在所述半导体衬底的背面还形成有干膜，所述干膜密封所述隔离沟槽。

进一步，所述通孔还包括：在所述通孔的底部和侧壁与所述金属层之间还依次形成有绝缘层、阻挡层和种晶层。

进一步，在所述半导体衬底的正面形成有覆盖层，以覆盖所述通孔的顶面。

进一步，所述环形为多边形。

进一步，所述多边形为八边形，且相邻的所述环形共用一个边。

进一步，所述通孔位于所述隔离沟槽未共用的边的外侧。

本发明再一方面提供一种电子装置，包括前述的半导体器件。

综上所述，根据本发明的半导体器件的制造方法，先在半导体衬底的正面进行通孔工艺，再在半导体衬底的背面进行隔离沟槽的刻蚀工艺，完全避免了常规工艺中由于对半导体衬底背面进行cmp，而造成的隔离环中空气隙暴露的问题的出现，且在本发明的半导体器件的制造方法中，不使用氧化物填充隔离沟槽，而以空气隙完全替代，因此，减少了氧化硅的使用量，以及相应的cmp成本，进而降低了整体器件制造工艺的成本，并提高了器件的可靠性和性能。本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1a-图1b为常规的隔离环和tsv的制造方法的相关步骤形成的结构的剖视图；

图2a-图2d为本发明的一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图，其中，图2d中上方的图为形成的结构的俯视图；

图3为本发明的一个实施例的一种半导体器件的制造方法的示意性流程图；

图4示出了根据本发明一实施方式的电子装置的示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

下面，参考图1a至图1b，对常规的隔离环和tsv的制造方法 的相关步骤做简单介绍。

常规的隔离环和tsv的制造方法包括以下步骤：

首先：如图1a所示，提供半导体衬底100，在半导体衬底100上形成介电层101，在介电层101上沉积形成氮化硅层102。

随后，利用光刻工艺和刻蚀工艺，图案化氮化硅层102，定义出预定形成的隔离环位置和尺寸等，以图案化的氮化硅层102为掩膜，刻蚀部分半导体衬底100，形成隔离环沟槽，隔离环沟槽俯视为环形；

随后，在隔离环沟槽中以及氮化硅层102上沉积氧化硅层1031，并进行化学机械研磨停止于氮化硅层102表面上，以形成最终的隔离环，由于隔离环沟槽的深高宽比，使得氧化硅不能完全填充隔离环沟槽，而在填充的氧化硅中形成有空气隙1032；

随后，在半导体衬底的正面形成图案化的光刻胶层，该图案化的光刻胶层定义预定形成的通孔的尺寸和位置，并以图案化的光刻胶层为掩膜，刻蚀氮化硅层102，再继续刻蚀介电层101和部分半导体衬底100，以形成通孔开口；

随后，在通孔开口的底部和侧壁上以及氮化硅层102上依次形成氧化硅绝缘层、阻挡层(例如，ta或tan)和种子层(cu种子层)，再在通孔开口中填充金属层(例如cu)，并溢出，随后执行化学机械研磨，停止于与氮化硅层102上，以形成最终的通孔104。

随后，如图1b所示，对半导体衬底100的背面先进行背部研磨工艺再进行cmp，使用背部研磨工艺和cmp相结合的方法，相比仅使用cmp工艺的成本更低，然而在隔离环的底部填充的氧化物层太薄，在之后进行半导体衬底的背部进行化学机械研磨(cmp)时，很容易研磨到隔离环的底部而暴露出空气隙，进而使得隔离环的绝缘作用失去效果，降低器件的性能。

业界内，也在尝试各种改进以改善上述问题，例如，使用高密度等离子体(hdp)制造工艺形成氧化硅层，或者，增加一道掩膜来增大隔离环沟槽的顶部关键尺寸(cd)，或者，使用扩散方法来沉积氧化硅，然而，这些改进方法能够取得的效果还是很有限。

因此，鉴于上述技术问题的存在，本发明提供了一种半导体器件的制造，其主要包括以下步骤：

步骤s301：提供半导体衬底，在所述半导体衬底中形成有多个光电二极管，在所述半导体衬底的正面形成有介电层，以及在所述介电层上形成有图案化的硬掩膜层；

步骤s302：以所述图案化的硬掩膜层为掩膜，依次刻蚀所述介电层和部分所述半导体衬底，以在所述光电二极管之间形成多个通孔开口；

步骤s303：在所述通孔开口中填充金属层，以形成多个通孔；

步骤s304：对所述半导体衬底的背面进行减薄处理，停止于所述通孔中；

步骤s305：从所述半导体衬底的背面开始刻蚀所述半导体衬底，停止于所述介电层上，以形成多个位于所述光电二极管和所述通孔之间的隔离沟槽，其中，每个所述隔离沟槽的俯视形状为环形，每一所述隔离沟槽包围一所述光电二极管，使相邻的光电二极管相隔离。

根据本发明的半导体器件的制造方法，先在半导体衬底的正面进行通孔工艺，再在半导体衬底的背面进行隔离沟槽的刻蚀工艺，完全避免了常规工艺中由于对半导体衬底背面进行cmp，而造成的隔离环中空气隙暴露的问题的出现，且在本发明的半导体器件的制造方法中，不使用氧化物填充隔离沟槽，而以空气隙完全替代，因此，减少了氧化硅的使用量，以及相应的cmp的成本，进而降低了整体器件制造工艺的成本，并提高了器件的可靠性和性能。

实施例一

下面，参考图2a至图2d对上述的半导体器件的制造方法的一具体实施例进行详细描述，图2a-图2d为本发明的一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图，其中，图2d中上方的图为形成的结构的俯视图。

首先，如图2a所示，提供半导体衬底200，在所述半导体衬底200中形成有多个光电二极管(未示出)，在所述半导体衬底200的正面形成有介电层201，以及在所述介电层201上形成有图案化的硬掩膜层202，以所述图案化的硬掩膜层202为掩膜，依次刻蚀所述介电层201和部分所述半导体衬底200，以形成多个通孔开口203a。

其中，所述半导体衬底200可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。

示例性地，在所述半导体衬底200中形成有多个光电二极管(未示出)，其中，形成光电二极管的方法可以采用本领域技术人员熟知的任何工艺方法，例如，在p型半导体衬底上外延生长硅层，在外延生长硅层中形成多个n型掺杂区，n型掺杂区和p型半导体衬底构成pn结，进而形成光电二极管结构。

其中，介电层201的材料可以包括但不限于硅氧化物或硅氮化物，例如sio2、碳氟化合物(cf)、掺碳氧化硅(sioc)、氮化硅(sin)、或碳氮化硅(sicn)等。或者，也可以使用在碳氟化合物(cf)上形成了sicn薄膜的膜等。碳氟化合物以氟(f)和碳(c)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。

可采用本领域技术人员熟知的任何沉积工艺形成该介电层201，例如，化学气相沉积工艺、物理气相沉积工艺等，其中化学气相沉积工艺可以选用热化学气相沉积(thermalcvd)制造工艺或高密度等离子体(hdp)制造工艺。

本实施例中，较佳地，所述介电层101为氧化硅，其厚度范围可以为0.5～2μm。

其中，可以使用本领域技术人员熟知的任何合适的硬掩膜材料作为硬掩膜层202，例如sicn、sin、sic、siof、sion等，本实施例中，较佳地，所述硬掩膜层202为氮化硅，其厚度可以为200埃至2000埃，例如，300埃、500埃、700埃、1000埃、1200埃、1400埃等。

示例性地，形成图案化的硬掩膜层202的方法包括：在介电层201上沉积形成硬掩膜层202，在硬掩膜层202上形成图案化的光刻胶层，以图案化的光刻胶层为掩膜刻蚀硬掩膜层202形成图案化的硬掩膜层202，图案化的硬掩膜层202定义预定形成的通孔的尺寸和位置。

之后，以所述图案化的硬掩膜层202为掩膜，依次刻蚀所述介电 层201和部分所述半导体衬底200，以在所述光电二极管之间形成多个通孔开口203a。

可采用干法刻蚀或者湿法刻蚀进行对介电层201和半导体衬底200的刻蚀，较佳地，使用传统干刻蚀工艺，例如反应离子刻蚀、离子束刻蚀、等离子刻蚀、激光烧蚀或者这些方法的任意组合。可以使用单一的刻蚀方法，或者也可以使用多于一个的刻蚀方法。

其中，根据实际器件的具体要求来设定合适的通孔开口203a的尺寸和高度。

随后，如图2b所示，在所述通孔开口中填充金属层2032，以形成多个通孔203，所述通孔203位于所述光电二极管之间。

具体地，可在所述通孔开口内以及所述介电层201的表面上形成金属层2032。示例性地，所述金属层2032的材料可以选自铜、铝、金、钨等金属中的一种或几种。本发明实施例中，所述金属层2032的材料为铜金属。可采用物理气相沉积、磁控溅射、蒸镀、或化学电镀(electro-chemicalplating,ecp)等方法形成所述金属铜层2032，例如，本实施例中采用化学电镀形成所述金属层2032。

在一个示例中，在形成金属层2032之前，先在通孔开口的底部和侧壁形成种晶层(未示出)，种晶层的材料可以根据预定形成的金属层的材料而设定，示例性地，预定形成铜金属层2032，则种晶层可以为铜种晶层，种晶层的形成方法可以为任何本领域技术人员熟知的方法，例如物理气相沉积方法等，之后采用化学电镀法在种晶层表面电镀一铜金属层2032。

在一个示例中，在形成所述种晶层之前，还包括依次在所述通孔开口的底部和侧壁，以及所述介电层201的表面依次沉积形成绝缘层2031和阻挡层(未示出)的步骤。

所述绝缘层2031可以使后续填充于通孔开口中的金属层2032和衬底200绝缘。本实施例中，所述绝缘层2031的材料可以是氧化硅、氮化硅、氧化层-氮化层-氧化层(oxidenitrideoxide，ono)的多层结构、氧化铪或氧化铝。

其中阻挡层的制备方法可选用物理气相沉积(pvd)，阻挡层可 于介于-40℃～400℃的温度与约介于0.1毫托(mtorr)～100毫托(mtorr)的压力下形成。阻挡层的材料为金属或金属化合物层的材质例如钛-氮化钛、钽-氮化钽、氮化锆、钨、氮化钨、氮化钛锆、其合金或其组成物。此外，阻挡层亦可能包括多个膜层。

之后，对所述金属层2032、所述阻挡层和所述绝缘层2031进行化学机械研磨，停止于所述硬掩膜层的表面上，以形成最终的通孔203。

在一个示例中，在形成所述通孔203之后，还包括以下步骤：在所述半导体衬底200的正面形成覆盖层(未示出)，以覆盖暴露的所述通孔203的顶面。

其中，覆盖层可通过使用诸如氧化硅层、氮化硅层、或氮氧化硅层的无机绝缘层，其可以采用本领域技术人员熟知的任何沉积方法形成，例如，化学气相沉积等方法。

随后，如图2c所示，对所述半导体衬底200的背面进行减薄处理，停止于所述通孔203中。

所述减薄处理的方法可以使用背部研磨工艺、化学机械研磨(chemicalmechanicalpolishing，简称cmp)或者湿法刻蚀工艺中的一种或几种，也可以使用其他适合的方法。本实施例中，减薄处理的方法可先使用背部研磨工艺进行快速减薄，再使用cmp工艺进行精细研磨而获得光滑平整的表面，且使用两者的结合可以比仅仅使用cmp工艺的成本更低。

可选地，该减薄处理停止于暴露出通孔203中填充的金属层2032的底面为止。

随后，继续参考图2c，从所述半导体衬底200的背面开始刻蚀所述半导体衬底200，停止于所述介电层201上，以形成位于所述光电二极管和所述通孔之间的多个隔离沟槽204，其中，每个所述隔离沟槽204的俯视形状为环形，每一所述隔离沟槽204包围一所述光电二极管(未示出)，使相邻的光电二极管相隔离。

示例性地，形成所述隔离沟槽204的方法可以包括以下步骤：首 先，在所述半导体衬底200的背面形成图案化的光刻胶层，该图案化的光刻胶层定义预定形成的隔离沟槽204的尺寸、形状和位置，再以图案化的光刻胶层为掩膜，刻蚀所述半导体衬底200，直到暴露所述介电层201，以形成隔离沟槽204。

进一步地，每个所述隔离沟槽204的俯视形状为环形，所述环形为多边形。

其中，所述多边形可以为任意的多边形，例如四边形，五边形、六边形、七边形、八边形等，本实施中，较佳地，所述多边形为八边形，且相邻的所述环形共用一个边，如图2d中位于上方的俯视图所示，其中，图2d下方的剖视图为沿俯视图中剖面线aa’所获得的。

进一步地，所述通孔203位于所述隔离沟槽204未共用的边的外侧。

在本实施例中，隔离沟槽204中不填充氧化物等任何材料，可以密封隔离沟槽204的顶面，进而在隔离沟槽204中形成空气隙，空气隙起到隔离的作用。

具体地，密封隔离沟槽204的方法可以为本领域技术人员熟知的任何方法，例如键合工艺等。

对于完全的半导体器件的制作还可能需要其他的前序工艺、中间工艺或者后续工艺，在此不做赘述。

其中，在形成隔离沟槽之后，还可能进行其他的工艺，例如在半导体衬底的背面形成焊盘的工艺等，为了后续工艺污染隔离结构，例如焊盘的金属铝填充如隔离沟槽，造成隔离沟槽失去隔离作用等，则可选择性地，在形成所述隔离沟槽之后，在所述半导体衬底200的背面形成干膜(dryfilm)205，所述干膜205密封所述隔离沟槽204，以对隔离沟槽204内部进行保护。而干膜的使用也可降低氧化硅的使用量，以及节约cmp制程，降低工艺成本。

其中，在半导体衬底200背面形成干膜205的方法可以为本领域技术人员熟知的任何方法，而通常可以是在大气压下采用滚轮直接将干膜205在半导体衬底200背面压平即可。

进一步地，干膜205形成后还可进行相关的曝光、显影等光刻工艺。

值得一提的是，当形成隔离沟槽204的步骤，如果其在其他各项工艺步骤均完成后进行的，则其可以省去形成干膜的步骤。

至此完成了对本发明的半导体器件的关键步骤的详细介绍。

根据本发明的半导体器件的制造方法，先在半导体衬底的正面进行通孔工艺，再在半导体衬底的背面进行隔离沟槽的刻蚀工艺，完全避免了常规工艺中由于对半导体衬底背面进行cmp，而造成的隔离环中空气隙暴露的问题的出现，且在本发明的半导体器件的制造方法中，不使用氧化物填充隔离沟槽，而以空气隙完全替代，因此，减少了氧化硅的使用量，以及相应的cmp的成本，进而降低了整体器件制造工艺的成本，并提高了器件的可靠性和性能。

实施例二

本发明还提供一种采用前述制造方法制作获得的半导体器件。下面，参考图2d对本发明的半导体器件进行详细介绍。

具体地，本发明的半导体器件包括：

半导体衬底200，在所述半导体衬底200中形成有多个光电二极管(未示出)。

其中，所述半导体衬底200可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。

示例性地，在所述半导体衬底200中形成有多个光电二极管(未示出)，其中，形成光电二极管的方法可以采用本领域技术人员熟知的任何工艺方法，例如，在p型半导体衬底上外延生长硅层，在外延生长硅层中形成多个n型掺杂区，n型掺杂区和p型半导体衬底构成pn结，进而形成光电二极管结构。

进一步地，在所述半导体衬底200的正面形成有介电层201，以及在所述介电层201上形成有图案化的硬掩膜层202。

其中，介电层201的材料可以包括但不限于硅氧化物或硅氮化物，例如sio2、碳氟化合物(cf)、掺碳氧化硅(sioc)、氮化硅(sin)、或碳氮化硅(sicn)等。或者，也可以使用在碳氟化合物(cf)上形成了 sicn薄膜的膜等。碳氟化合物以氟(f)和碳(c)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。

本实施例中，较佳地，所述介电层101为氧化硅，其厚度范围可以为0.5～2μm。

其中，可以使用本领域技术人员熟知的任何合适的硬掩膜材料作为硬掩膜层202，例如sicn、sin、sic、siof、sion等，本实施例中，较佳地，所述硬掩膜层202为氮化硅，其厚度可以为200埃至2000埃，例如，300埃、500埃、700埃、1000埃、1200埃、1400埃等。

进一步地，形成有位于所述图案化的硬掩膜层202中，并依次贯穿所述介电层201和所述半导体衬底200的多个通孔203，其中每个所述通孔203中填充有金属层2032，所述通孔位于所述光电二极管之间。

在一个示例中，所述通孔203还包括：在所述金属层2032的下方、所述通孔203的底部和侧壁上还依次形成有绝缘层2031、阻挡层和种晶层。

示例性地，所述金属层2032的材料可以选自铜、铝、金、钨等金属中的一种或几种。本发明实施例中，所述金属层2032的材料为铜金属。

在一个示例中，在所述通孔203的底部和侧壁与所述金属层2032之间还形成有种晶层(未示出)，其中，所述种晶层可以为铜种晶层。

示例性地，在所述通孔203的底部和侧壁与所述种晶层之间还依次形成有绝缘层2031和阻挡层(未示出)。

所述绝缘层2031可以使填充于通孔中的金属层2032和衬底200绝缘。本实施例中，所述绝缘层2031的材料可以是氧化硅、氮化硅、氧化层-氮化层-氧化层(oxidenitrideoxide，ono)的多层结构、氧化铪或氧化铝。

其中阻挡层的制备方法可选用物理气相沉积(pvd)，阻挡层可于介于-40℃～400℃的温度与约介于0.1毫托(mtorr)～100毫托(mtorr)的压力下形成。阻挡层的材料为金属或金属化合物层的材质例如钛-氮化钛、钽-氮化钽、氮化锆、钨、氮化钨、氮化钛锆、其合金 或其组成物。此外，阻挡层亦可能包括多个膜层。

在一个示例中，在所述半导体衬底200的正面形成有绝缘层(未示出)，以覆盖所述通孔203的顶面。

其中，覆盖层可通过使用诸如氧化硅层、氮化硅层、或氮氧化硅层的无机绝缘层，其可以采用本领域技术人员熟知的任何沉积方法形成，例如，化学气相沉积等方法。

进一步地，继续参考图2d，在所述半导体衬底200中还形成有位于所述光电二极管和所述通孔之间的多个隔离沟槽204，每个所述隔离沟槽204从所述半导体衬底200的背面贯穿到所述半导体衬底200的正面，其中，每个所述隔离沟槽204的俯视形状为环形，每一所述隔离沟槽204包围一所述光电二极管，使相邻的光电二极管相隔离。

较佳地，每个所述隔离沟槽204的俯视形状为环形，所述环形为多边形。

其中，所述多边形可以为任意的多边形，例如四边形，五边形、六边形、七边形、八边形等，本实施中，较佳地，所述多边形为八边形，且相邻的所述环形共用一个边，如图2d中位于上方的俯视图所示。

进一步地，所述通孔203位于所述隔离沟槽204未共用的边的外侧。

在本实施例中，隔离沟槽204中不填充氧化物等任何材料，可以密封隔离沟槽204的顶面，进而在隔离沟槽204中形成空气隙，空气隙起到隔离的作用。

具体地，密封隔离沟槽204的方法可以为本领域技术人员熟知的任何方法，例如键合工艺等，也即在隔离沟槽204上键合有其他的膜层和/或支撑衬底等。

可选择性地，在所述半导体衬底200的背面还形成有干膜(dryfilm)205，所述干膜205密封所述隔离沟槽204，以对隔离沟槽204内部进行保护。而干膜的使用也可降低氧化硅的使用量，以及节约cmp制程，降低工艺成本。

由于本发明的半导体器件由于采用前述的制造方法制作获得，因 此具有更好的性能和可靠性。

实施例三

本发明实施例提供一种电子装置，其包括电子组件以及与该电子组件电连接的半导体器件。其中，所述半导体器件包括根据实施例一所述的半导体器件的制造方法制造的半导体器件，或包括实施例二所述的半导体器件。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、vcd、dvd、导航仪、照相机、摄像机、录音笔、mp3、mp4、psp等任何电子产品或设备，也可为任何包括该分频电路的中间产品。其中，该电子组件可以为任何可行的组件，在此并不进行限定。

其中，图4示出移动电话手机的示例。移动电话手机400被设置有包括在外壳401中的显示部分402、操作按钮403、外部连接端口404、扬声器405、话筒406等。

其中所述移动电话手机包括前述的半导体器件，或根据实施例一所述的半导体器件的制造方法所制得的半导体器件，本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能和可靠性。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。