芯片级封装和半导体器件组件的制作方法

本公开涉及用于半导体器件的芯片级封装和包括这样的芯片级封装的半导体器件组件。更具体地，本公开涉及用于边缘发射半导体器件的芯片级封装和包括这样的芯片级封装的半导体器件组件。

背景

在图1中示出用于边缘发射激光二极管的常规的基台上芯片(chip-on-submount)(COS)封装100。COS封装100包括边缘发射激光二极管芯片110和基台(submount)120。例如，基台120可由氮化铝(AlN)、碳化硅(SiC)或铜钨合金(CuW)形成。通过图案化的金属化(例如，金的金属化)来在基台120上界定阳极焊盘130和阴极焊盘131。芯片110的底部p侧表面用例如金锡(AuSn)焊料的焊料140附着且电连接到阳极焊盘130，且丝例如金丝焊的丝焊141用于将芯片110的顶部n侧表面电连接到阴极焊盘131。

不幸的是，COS封装100的面积常常相对大，例如大约5mm²，以在COS封装100上提供用于在预烧和测试期间的电连接的空间。具有更小的面积的封装将是合乎需要的，特别是对于移动应用。

概述

相应地，本公开的方面涉及芯片级封装，其包括：边缘发射半导体器件芯片，其具有芯片面积，包括顶表面和相对的底表面；顶基台，其具有顶基台面积，布置在芯片的顶表面上；以及底基台，其具有底基台面积，布置在芯片的底表面上；其中顶基台面积和底基台面积中的每个大于芯片 面积且小于或等于芯片面积的1.2倍。

本公开的另一方面涉及半导体器件组件，其包括：芯片级封装，其包括：边缘发射半导体器件芯片，其具有芯片面积，包括顶表面和相对的底表面；顶基台，其具有顶基台面积，布置在芯片的顶表面上；以及底基台，其具有底基台面积，布置在芯片的底表面上；其中顶基台面积和底基台面积中的每个大于芯片面积且小于或等于芯片面积的1.2倍；以及印刷电路板(PCB)；其中芯片级封装安装在PCB上，使得顶基台和底基台的每个电连接到PCB。

(1)本公开涉及一种芯片级封装，包括：

边缘发射半导体器件芯片，其具有芯片面积，包括顶表面和相对的底表面；

顶基台，其具有顶基台面积，被布置在芯片的顶表面上；以及

底基台，其具有底基台面积，被布置在芯片的底表面上；

其中，该顶基台面积和底基台面积的每个大于芯片面积且小于或等于芯片面积的1.2倍。

(2)如(1)所述的芯片级封装，其中，芯片包括单边缘发射半导体器件。

(3)如(2)所述的芯片级封装，其中，单边缘发射半导体器件是边缘发射激光二极管芯片。

(4)如(1)所述的芯片级封装，其中，芯片的顶表面是n侧表面，且芯片的底表面是p侧表面。

(5)如(1)所述的芯片级封装，其中，芯片的前端面悬于底基台之上。

(6)如(1)所述的芯片级封装，其中，顶基台悬于芯片的前端面之上。

(7)如(1)所述的芯片级封装，其中，顶基台使用焊料附接到芯片的顶表面，以及底基台使用焊料附接到芯片的底表面。

(8)如(1)所述的芯片级封装，其中，顶基台和底基台的每个由具有实质上与芯片的CTE匹配的热膨胀系数(CTE)的材料形成。

(9)如(1)所述的芯片级封装，其中，顶基台和底基台的每个由氮化铝、碳化硅或铜钨合金形成。

(10)如(1)所述的芯片级封装，其中，顶基台和底基台的每个由导电材料形成或每个被提供有环绕式金属化。

(11)如(1)所述的芯片级封装，其中，顶基台实现电连接到芯片的阴极，且底基台实现电连接到芯片的阳极。

(12)如(1)所述的芯片级封装，其中，顶基台面积大于或等于底基台面积并相应于芯片级封装的封装面积。

(13)如(12)所述的芯片级封装，其中，封装面积小于或等于大约1mm²。

(14)本公开涉及一种半导体器件组件，包括：

芯片级封装，芯片级封装包括：

边缘发射半导体器件芯片，其具有芯片面积，包括顶表面和相对的底表面；

顶基台，其具有顶基台面积，被布置在芯片的顶表面上；以及

底基台，其具有底基台面积，被布置在芯片的底表面上；

其中顶基台面积和底基台面积的每个大于芯片面积且小于或等于芯片面积的1.2倍电路板(PCB)；和

印刷电路板(PCB)；

其中芯片级封装安装在PCB上，使得顶基台和底基台的每个电连接到PCB。

(15)如(14)所述的半导体器件组件，其中，芯片级封装被表面安装在PCB上。

(16)如(14)所述的半导体器件组件，其中，顶基台和底基台的每 个使用焊料或导电环氧树脂附接且电连接到PCB。

(17)如(16)所述的半导体器件组件，其中，芯片级封装水平地安装在PCB上以用于平行于PCB的发射。

(18)如(16)所述的半导体器件组件，其中，芯片级封装水平地安装在PCB上以用于垂直于PCB的发射。

(19)如(14)所述的半导体器件组件，其中，底基台使用焊料或导电环氧树脂附接且电连接到PCB，且顶基台通过丝焊或金属夹连接到PCB。

(20)如(19)所述的半导体器件组件，其中，芯片级封装垂直地安装在PCB上以用于平行于PCB的发射。

附图的简要说明

现在将参考附图更详细地描述很多示例性实施方式，其中：

图1是现有技术的常规基台上芯片(COS)封装的透视图；

图2A是芯片级封装的前视图的示意图；

图2B是图2A的芯片级封装的侧视图的示意图；

图3A是基台的顶视图的示意图；

图3B是图3A的基台的底视图的示意图；

图4A是包括水平地安装在印刷电路板(PCB)上以用于平行于PCB的发射的芯片级封装的半导体器件组件的前视图的示意图；

图4B是图4A的半导体器件组件的侧视图的示意图；

图5是包括垂直地安装在PCB上以用于平行于PCB的发射的芯片级封装的半导体器件组件的侧视图的示意图；以及

图6是包括水平地安装在PCB上以用于垂直于PCB的发射的芯片级封装的半导体器件组件的侧视图的示意图。

详细描述

在示例性实施方式中，本公开提供用于边缘发射半导体器件芯片的芯片级封装。芯片级封装可被定义为具有小于或等于它包含的半导体器件芯片的芯片面积的大约1.2倍的封装面积的封装。通常，芯片级封装可能对需要小形状因子(例如移动应用)的应用是有利的。

参考图2和图3，本公开的芯片级封装200可包括边缘发射半导体器件芯片210、顶基台220和底基台230。芯片210可包括单边缘发射半导体器件。例如，边缘发射半导体器件可以是边缘发射激光二极管或边缘发射发光二极管(LED)。在操作中，芯片210可从芯片210的前端面211发射输出波束。

芯片210可具有由芯片长度L_C和芯片宽度W_C及芯片厚度T_C界定的芯片面积。例如，芯片长度可以是大约1000μm，芯片宽度可以是大约225μm，以及芯片厚度可以是大约90μm到大约140μm。芯片210的顶表面和芯片210的相对的底表面可每个具有相同的芯片面积，并可由芯片厚度分离。芯片210可包括在芯片210的n型区(即n侧)和p型区(即p侧)之间的实质上平行于芯片210的顶和底表面的有源层，例如p-n结。一般地，芯片210的顶表面可以是n侧表面，且芯片210的底表面可以是p侧表面。

顶基台220可布置在芯片210的顶表面上，且底基台230可布置在芯片210的底表面上。换句话说，芯片210可夹在顶基台220和底基台230之间，如图2所示。底基台230、芯片210和顶基台220可垂直地堆叠，即，沿着芯片级封装200的垂直轴堆叠。

一般地，顶基台220可使用焊料240(例如金锡(AuSn)焊料)附接到芯片210的顶表面，且底基台230可使用焊料240附接到芯片210的底表面。单步骤回流附接过程可用于将顶基台220和底基台230同时附接到芯片210，允许高放置准确度。可使用单一化的基台220和230及芯片210通过芯片级过程来制造芯片级封装200。

特别地，底基台230可布置成使得芯片210的前端面211悬于底基台230之上例如大约5μm到大约25μm。芯片210的悬垂部分212可防止焊料240使p-n结电短路和/或阻挡前端面211。

顶基台220和底基台230可每个由例如具有大于大约200W/m·K的导热率的导热材料形成。此外，顶基台220和底基台230可每个由具有实质上与芯片210的CTE匹配的热膨胀系数(CTE)的材料形成，提高了芯片级封装200的可靠性；例如，基台220和230及芯片210可具有大约4ppm/K到大约6ppm/K的CTE。例如，顶基台220和底基台230可每个由氮化铝(AlN)、碳化硅(SiC)或铜钨合金(CuW)形成，且芯片210可基于砷化镓(GaAs)。

在顶基台220和底基台230由非导电材料(例如氮化铝)形成的实施方式中，可给它们提供环绕式金属化250，例如金金属化，如图2所示。环绕式金属化250可在每个基台220或230的顶表面、侧表面和底表面上形成。在顶基台220和底基台230由导电材料(例如碳化硅或铜钨合金)形成的实施方式中，可省略环绕式金属化250。

顶基台220可实现电连接到芯片210的顶表面，其可以是芯片210的阴极，且底基台230可实现电连接到芯片210的底表面，其可以是芯片210的阳极。有利地是，顶基台220和底基台230可消除对在芯片级封装200中的丝焊的需要。顶基台220和底基台230还可使到芯片210的电连接能够在预烧和测试期间实现而不直接接触芯片210。

如图3所示的顶基台220和/或底基台230可具有刻痕260或基准标记261以便于例如通过识别输出波束的位置来对准。

顶基台220可具有由顶基台长度L_T和顶基台宽度W_T界定的顶基台面积及顶基台厚度T_T。例如，顶基台长度可以是大约1110μm，顶基台宽度可以是大约275μm，以及顶基台厚度可以是大约100μm到大约300μm，例如大约230μm。同样地，底基台230可具有由底基台长度L_B和底基台宽度W_B界定的底基台面积及底基台厚度T_B。例如，底基台长度可以是大约1100μm，底基台宽度可以是大约275μm，以及底基台厚度可以是大约100μm到大约300μm，例如大约230μm。

一般地，顶基台厚度和底基台厚度可实质上相等。可基于制造的容易、成本、可靠性和形状因子来选择基台厚度。一般地，基台厚度可从大约100μm到大约300μm。相应地，芯片级封装200的封装高度可小于或等于大 约1mm，在一些实例中，小于或等于大约300μm。芯片厚度、顶基台厚度和底基台厚度的方向可实质上平行于彼此且平行于芯片级封装200的垂直轴。

顶基台面积可大于或等于底基台面积。在一些实施方式中，顶基台长度可大于底基台长度以允许顶基台220悬于芯片210的前端面211之上例如大约5μm到大约25μm。悬垂部分221可提供对于前端面211的机械保护。可选地，顶基台长度和底基台长度可实质上相等。一般地，顶基台宽度和底基台宽度可实质上相等。芯片面积、顶基台面积和底基台面积的平面可实质上平行于彼此并实质上垂直于芯片级封装200的垂直轴。

顶基台面积和底基台面积可每个大于芯片面积以考虑到在回流附接过程期间的拾取和放置准确度。例如，基台长度可以比芯片长度至少要长大约50μm，例如大约100μm，且基台宽度可以比芯片宽度至少要宽25μm，例如大约50μm。

此外，顶基台面积和底基台面积可每个小于或等于芯片面积的大约1.2倍。相应地，一般可相应于顶基台面积的芯片级封装200的封装面积可小于或等于芯片面积的大约1.2倍。芯片级封装200的封装面积可小于或等于大约1mm²，在一些实例中小于或等于大约0.3mm²。小封装面积可能对移动应用是特别有利的。

芯片级封装200可被包括在也可包括印刷电路板(PCB)、壳体、光学元件和/或其它部件的半导体器件组件中。芯片级封装200可被安装在PCB上，使得顶基台220和底基台230的每个电连接到PCB。例如，顶基台220和底基台230可每个通过焊料、导电环氧树脂、丝焊或金属夹电连接到PCB。一般地，芯片级封装200可以被表面安装在PCB上，即，通过表面安装技术(SMT)附接。

参考图4，在半导体器件组件400的第一实施方式中，芯片级封装200可水平地安装在PCB 470上以用于平行于PCB 470的发射。换句话说，芯片级封装200的垂直轴和输出波束480可每个平行于PCB 470。顶基台220和底基台230可每个使用焊料471或导电环氧树脂附接且电连接到PCB 470。

参考图5，在半导体器件组件500的第二实施方式中，芯片级封装200可垂直地安装在PCB 570上以用于平行于PCB 570的发射。换句话说，芯片级封装200的垂直轴可垂直于PCB 570，且输出波束580可平行于PCB 570。底基台230可使用焊料571或导电环氧树脂附接且电连接到PCB 570，且顶基台220可通过例如在后SMT过程中形成的丝焊572或例如在SMT过程中形成的金属夹在两端处使用焊料571或导电环氧树脂电连接到PCB 570。可以用可包括光学元件591(例如透镜、扩散器或棱镜)的保护壳体590覆盖芯片级封装200和PCB 570。

参考图6，在半导体器件组件600的第三实施方式中，芯片级封装200可水平地安装在PCB 670上以用于平行于PCB 670的发射。换句话说，芯片级封装200的垂直轴可平行于PCB 670，且输出波束680可垂直于PCB 670。可以用可包括光学元件691(例如透镜、扩散器或棱镜)的保护壳体690覆盖芯片级封装200和PCB 670。顶基台220和底基台230可每个使用焊料671或导电环氧树脂附接且电连接到PCB 670。

本公开在范围上不被本文所述的特定实施方式限制。实际上，除了本文所述的那些实施方式以外，本公开的其它各种实施方式和对本公开的修改从前述描述和附图中对本领域中的普通技术人员将是明显的。因此，这样的其它实施方式和修改旨在落入本公开的范围内。此外，虽然在本文为了特定目的在特定环境中的特定实现的背景中已经描述了本公开，但本领域中的普通技术人员将认识到，它的有用性并不限于此，以及本公开可为了任何数量的目的在任何数量的环境中被有益地实现。