本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法、电子装置。
背景技术：
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。
随着cmos器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(finfet)的发展。相对于现有的平面晶体管，finfet是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，finfet中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
随着3dfinfet器件的不断缩小，接触电阻的减小成为器件性能提高的主要挑战，其中，所述接触孔区域中接触电阻的减小是非常关键的，但是这会降低半导体器件的寄生电容，并且如果增加接触孔的尺寸，则会造成接触孔和多晶硅的桥连。
因此，目前需要对目前所述半导体器件的制备方法做进一步的改进，以便消除上述问题。
技术实现要素：
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供了一种半导体器件，所述半导体器件包括：
鳍片；
栅极结构，位于所述鳍片的上方并环绕所述鳍片设置；
虚拟鳍片，位于所述栅极结构两侧的源漏区域的外侧并且与所述鳍片间隔设置；
源漏外延层，位于所述源漏区域上且沿所述栅极结构的方向延伸，所述源漏外延层同时覆盖所述鳍片和所述虚拟鳍片。
可选地，所述半导体器件包括分别位于源极区域两侧的第一虚拟鳍片和第二虚拟鳍片。
可选地，所述半导体器件包括分别位于漏极区域两侧的第三虚拟鳍片和第四虚拟鳍片。
可选地，所述第一虚拟鳍片和第三虚拟鳍片位于所述鳍片的同一侧，两者通过将同一虚拟鳍片结构位于鳍片沟道区域的部分去除形成。
可选地，所述第二虚拟鳍片和第四虚拟鳍片位于所述鳍片的同一侧，两者通过将同一虚拟鳍片结构位于鳍片沟道区域的部分去除形成。
可选地，所述半导体器件还包括半导体衬底，在所述半导体衬底上还形成有覆盖部分所述鳍片的隔离材料层，以形成目标高度的所述鳍片。
可选地，所述隔离材料层中形成有沿所述鳍片方向延伸的凹槽，所述栅极结构部分位于所述凹槽中，所述虚拟鳍片位于所述凹槽的两侧。
可选地，所述半导体器件还包括位于所述源漏外延层上的接触结构。
本发明还提供了一种半导体器件的制造方法，所述方法包括：
形成平行设置的鳍片和位于所述鳍片两侧的第一虚拟鳍片结构和第二虚拟鳍片结构；
去除与所述鳍片拟形成沟道的区域相对位置处的第一虚拟鳍片结构部分和第二虚拟鳍片结构部分，以形成第一虚拟鳍片、第二虚拟鳍片、第三虚拟鳍片和第四虚拟鳍片；
沉积隔离材料层并回蚀刻，以在拟形成的所述沟道的区域形成凹槽；
形成栅极结构，所述栅极结构部分覆盖所述凹槽；
在所述栅极结构两侧的所述鳍片和所述虚拟鳍片上形成源漏外延层；
在所述源漏外延层上形成接触结构。
本发明还提供了一种电子装置，所述电子装置包括上述的半导体器件。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件，所述半导器件包括鳍片和位于所述鳍片的上方并环绕所述鳍片设置的栅极结构，为了增加源漏的外延区域，所述栅极结构两侧的源漏区域的外侧设置若干虚拟鳍片，所述虚拟鳍片位于沟道位置的部分切割去除，仅保留源漏区外侧的部分，从而增加了源漏的外延区域，同时在所述鳍片和所述虚拟鳍片的上方设置源漏外延层，所述源漏外延层同时覆盖所述鳍片和所述虚拟鳍片，通过所述源漏外延层的设置可以增加接触结构的面积，从而显著的减小了接触电阻，使所述半导体器件的性能和良率均得到极大的提高。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了本发明所述半导体器件的俯视图；
图2示出了本发明所述半导体器件的沿a-a1方向的剖面示意图；
图3示出了本发明所述半导体器件的沿b-b1方向的剖面示意图；
图4示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件，所述半导体器件包括：
鳍片；
栅极结构，位于所述鳍片的上方并环绕所述鳍片设置；
虚拟鳍片，位于所述栅极结构两侧的源漏区域的外侧并且与所述鳍片间隔设置；
源漏外延层，位于所述源漏区域上且沿所述栅极结构的方向延伸，所述源漏外延层覆盖并连接所述鳍片和所述虚拟鳍片。
其中，所述虚拟鳍片并不与所述鳍片接触也并不与所述栅极结构相接触，均间隔设置。
可选地，在与源漏方向垂直的方向上，在所述栅极结构的每一侧的所述鳍片的两侧设置有所述虚拟鳍片。
可选地，所述虚拟鳍片与所述鳍片平行设置，或者所述虚拟鳍片与所述鳍片以类似平行的方式设置。
可选地，所述半导体器件包括分别位于源极区域两侧的第一虚拟鳍片和第二虚拟鳍片。
可选地，所述半导体器件包括分别位于漏极区域两侧的第三虚拟鳍片和第四虚拟鳍片。
可选地，所述第一虚拟鳍片和第三虚拟鳍片位于所述鳍片的同一侧，两者通过将同一虚拟鳍片位于鳍片沟道区域的部分去除形成。
可选地，所述第二虚拟鳍片和第四虚拟鳍片位于所述鳍片的同一侧，两者通过将同一虚拟鳍片位于鳍片沟道区域的部分去除形成。
可选地，所述虚拟鳍片设置于所述栅极结构的沟道区外侧，具体地，所述虚拟鳍片设置于所述栅极结构的沟道区之外的地方，以用于增加所述外延源漏的面积。
每一侧的所述源漏外延层和接触结构电连接位于同侧的所述鳍片和所述若干虚拟鳍片，由于同一所述接触结构位于同侧的鳍片和所述若干虚拟鳍片的上方，使得所述接触结构的面积变大，接触电阻变小，而且还可以避免桥连的问题。
进一步，所述半导体器件还包括半导体衬底，所述鳍片形成于所述半导体衬底上。
可选地，在所述半导体衬底上还形成有覆盖部分所述鳍片的隔离材料层，以形成目标高度的所述鳍片。
可选地，所述隔离材料层中形成有凹槽，所述鳍片位于所述凹槽中，所述虚拟鳍片位于所述凹槽的两侧。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件，所述半导器件包括鳍片和位于所述鳍片的上方并环绕所述鳍片设置的栅极结构，为了增加源漏的外延区域，所述栅极结构两侧的源漏区域的外侧设置若干虚拟鳍片，所述虚拟鳍片位于沟道位置的部分切割去除，仅保留源漏区外侧的部分，从而增加了源漏的外延区域，同时在所述鳍片和所述虚拟鳍片的上方设置源漏外延层，所述源漏外延层同时连接所述鳍片和所述虚拟鳍片，通过所述源漏外延层的设置可以增加接触结构的面积，从而显著的减小了接触电阻，使所述半导体器件的性能和良率均得到极大的提高。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
实施例一
下面参考附图对本发明的半导体器件的制备方法做详细描述，图1示出了本发明所述半导体器件的俯视图；图2示出了本发明所述半导体器件的沿a-a1方向的剖面示意图；图3示出了本发明所述半导体器件的沿b-b1方向的剖面示意图。
下面，对本发明的半导体器件做详细的说明。
如图1所示，本发明所述半导体器件包括：
鳍片201；
栅极结构204，位于所述鳍片的上方并环绕所述鳍片设置；
虚拟鳍片202，位于所述栅极结构两侧的源漏区域的外侧并且与所述鳍片间隔设置；
源漏外延层203，位于所述源漏区域上且沿所述栅极结构的方向延伸，所述源漏外延层覆盖并连接所述鳍片和所述虚拟鳍片。
所述半导体器件还包括半导体衬底，所述鳍片形成于所述半导体衬底上，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。
在所述半导体衬底上形成有垫氧化物层(padoxide)，其中所述垫氧化物层(padoxide)的形成方法可以通过沉积的方法形成，例如化学气相沉积、原子层沉积等方法，还可以通过热氧化所述半导体衬底的表面形成，在此不再赘述。
然后，在半导体衬底上形成有多个鳍片201。
其中，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。
可选地，所述鳍片的形成方法并不局限于某一种，下面给出一种示例性的形成方法：在半导体衬底上形成硬掩膜层(图中未示出)，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层；图案化所述硬掩膜层，形成用于蚀刻半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(sadp)工艺实施所述图案化过程；蚀刻半导体衬底以在其上形成鳍片结构。
可选地，还可以在所述鳍片的侧壁上形成衬垫氧化物层。
具体地，在该步骤中所述衬垫氧化物层的形成方法可以通过加热氧化的方法，例如可以通过原位水蒸气氧化(issg)等方法，但是并不局限于所述示例，还可以选用本领域中常用的其他方法
其中，所述衬垫氧化物层的厚度并不局限于某一数值范围，可以选用常规的厚度。
其中，所述虚拟鳍片的形成方法与所述鳍片的形成方法一样，而且可以与所述鳍片同时形成。
可选地，所述虚拟鳍片设置于所述栅极结构两侧的源漏区域的外侧，具体地，所述虚拟鳍片设置于所述栅极结构的沟道区之外的地方，以用于增加所述外延源漏的面积。
例如所述虚拟鳍片与所述鳍片同时形成，在形成所述虚拟鳍片之后，去除预期形成的所述栅极结构的沟道区上的所述虚拟鳍片。
可选地，所述虚拟鳍片并不与所述鳍片接触也并不与所述栅极结构相接触，均间隔设置。
可选地，所述虚拟鳍片与所述鳍片平行设置，或者所述虚拟鳍片与所述鳍片以类似平行的方式设置。
可选地，所述半导体器件包括分别位于源极区域两侧的第一虚拟鳍片和第二虚拟鳍片。
可选地，所述半导体器件包括分别位于漏极区域两侧的第三虚拟鳍片和第四虚拟鳍片。
可选地，所述第一虚拟鳍片和第三虚拟鳍片位于所述鳍片的同一侧，两者通过将同一虚拟鳍片位于鳍片沟道区域的部分去除形成。
可选地，所述第二虚拟鳍片和第四虚拟鳍片位于所述鳍片的同一侧，两者通过将同一虚拟鳍片位于鳍片沟道区域的部分去除形成。
可选地，在所述半导体衬底上还形成有覆盖部分所述鳍片的隔离材料层，以形成目标高度的所述鳍片。
例如首先沉积隔离材料层，以覆盖所述鳍片结构并回蚀刻所述隔离材料层205，以露出部分所述鳍片至目标高度。
在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。
其中，隔离材料层205的材料可以选择氧化物，但是并不局限于所述示例，在该实施例中选用harp。
可选地，所述隔离材料层中形成有凹槽，所述鳍片位于所述凹槽中，所述虚拟鳍片位于所述凹槽的两侧，如图3所示。
具体地，回蚀刻所述隔离材料层，以露出部分所述鳍片，进而形成具有特定高度的鳍片，在该步骤中并不蚀刻所述虚拟鳍片上以及所述虚拟鳍片周围的所述隔离材料层。
其中，所述隔离材料层的蚀刻方法可以选用干法蚀刻或者湿法蚀刻，并不局限于某一种。
所述隔离材料层中形成有沿所述鳍片方向延伸的凹槽，所述栅极结构部分位于所述凹槽中，所述虚拟鳍片位于所述凹槽的两侧。
其中所述栅极结构可以为多晶硅栅极结构或者金属栅极结构。
可选地，在所述栅极结构的两侧形成有偏移侧墙(offsetspacer)。所述偏移侧墙的材料例如是氮化硅，氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的粒子注入深度也越来越小，偏移侧墙的作用在于以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。
其中，在栅极结构两侧形成偏移侧墙的工艺可以为化学气相沉积，本实施例中，所述偏移侧墙的厚度可以小到80埃。
可选地，在所述栅极结构两侧形成有ldd离子注入区域。
可选地，在所述栅极结构的偏移侧墙上形成有间隙壁。
具体地，在所形成的偏移侧墙上形成有间隙壁(spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一中实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁。
其中，所述源漏外延层203连接位于同侧的所述鳍片和所述若干虚拟鳍片，由于同一所述源漏外延层位于同侧的鳍片和所述若干虚拟鳍片的上方，因此增加了所述源漏外延层203的面积，如图2所示。
可选地，在所述源漏外延层203的上方形成有接触结构，使得所述接触结构的面积变大，接触电阻变小，而且还可以避免桥连的问题。
进一步，在本发明中所述源漏外延层选择sige或sic，在本发明中所述外延可以选用减压外延、低温外延、选择外延、液相外延、异质外延、分子束外延中的一种。
此外，所述半导体器件还包括接触孔蚀刻停止层和层间介电层，以填充所述栅极之间的间隙。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件，所述半导器件包括鳍片和位于所述鳍片的上方并环绕所述鳍片设置的栅极结构，为了增加源漏的外延区域，所述栅极结构两侧的源漏区域的外侧设置若干虚拟鳍片，所述虚拟鳍片位于沟道位置的部分切割去除，仅保留源漏区外侧的部分，从而增加了源漏的外延区域，同时在所述鳍片和所述虚拟鳍片的上方设置源漏外延层，所述源漏外延层同时连接所述鳍片和所述虚拟鳍片，通过所述源漏外延层的设置可以增加接触结构的面积，从而显著的减小了接触电阻，使所述半导体器件的性能和良率均得到极大的提高。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
实施例二
本发明还提供了一种半导体器件的制造方法，所述方法包括：
形成平行设置的鳍片和位于所述鳍片两侧的第一虚拟鳍片结构和第二虚拟鳍片结构；
去除与所述鳍片拟形成沟道的区域相对位置处的第一虚拟鳍片结构和第二虚拟鳍片结构部分，以形成第一虚拟鳍片、第二虚拟鳍片、第三虚拟鳍片和第四虚拟鳍片；
填充隔离材料层并回蚀刻，以在拟形成的所述沟道的区域形成凹槽；
形成栅极结构，所述栅极结构部分覆盖所述凹槽；
在所述栅极结构两侧的所述鳍片和所述虚拟鳍片上形成源漏外延层；
在所述源漏外延层上形成接触结构。
具体地，执行步骤一，形成平行设置的鳍片和位于所述鳍片两侧的第一虚拟鳍片结构和第二虚拟鳍片结构。
在半导体衬底上形成所述鳍片，所述半导体器件还包括半导体衬底，所述鳍片形成于所述半导体衬底上，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。
在所述半导体衬底上形成有垫氧化物层(padoxide)，其中所述垫氧化物层(padoxide)的形成方法可以通过沉积的方法形成，例如化学气相沉积、原子层沉积等方法，还可以通过热氧化所述半导体衬底的表面形成，在此不再赘述。
然后，在半导体衬底上形成多个鳍片201。
其中，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。
可选地，所述鳍片的形成方法并不局限于某一种，下面给出一种示例性的形成方法：在半导体衬底上形成硬掩膜层(图中未示出)，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层；图案化所述硬掩膜层，形成用于蚀刻半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(sadp)工艺实施所述图案化过程；蚀刻半导体衬底以在其上形成鳍片结构。
可选地，还可以在所述鳍片的侧壁上形成衬垫氧化物层。
具体地，在该步骤中所述衬垫氧化物层的形成方法可以通过加热氧化的方法，例如可以通过原位水蒸气氧化(issg)等方法，但是并不局限于所述示例，还可以选用本领域中常用的其他方法
其中，所述衬垫氧化物层的厚度并不局限于某一数值范围，可以选用常规的厚度。
形成所述鳍片的同时形成位于所述鳍片两侧的第一虚拟鳍片结构和第二虚拟鳍片结构。
执行步骤二，去除与所述鳍片拟形成沟道的区域相对位置处的第一虚拟鳍片结构和第二虚拟鳍片结构部分，以形成第一虚拟鳍片、第二虚拟鳍片、第三虚拟鳍片和第四虚拟鳍片；
可选地，蚀刻所述第一虚拟鳍片结构和第二虚拟鳍片结构中位于鳍片拟形成沟道的区域相对位置处的部分，以将所述第一虚拟鳍片结构和第二虚拟鳍片结构断开，形成相互间隔的第一虚拟鳍片、第二虚拟鳍片、第三虚拟鳍片和第四虚拟鳍片。
例如，形成位于源极区域两侧的第一虚拟鳍片和第二虚拟鳍片；位于漏极区域两侧的第三虚拟鳍片和第四虚拟鳍片。
执行步骤三，在所述半导体衬底上还形成覆盖部分所述鳍片的隔离材料层，以形成目标高度的所述鳍片。
在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。
其中，隔离材料层的材料可以选择氧化物，但是并不局限于所述示例，在该实施例中选用harp。
具体地，回蚀刻所述隔离材料层，以露出部分所述鳍片，进而形成具有特定高度的鳍片，在该步骤中并不蚀刻所述虚拟鳍片上以及所述虚拟鳍片周围的所述隔离材料层。
其中，所述隔离材料层的蚀刻方法可以选用干法蚀刻或者湿法蚀刻，并不局限于某一种。
可选地，在所述栅极结构的两侧形成偏移侧墙(offsetspacer)。所述偏移侧墙的材料例如是氮化硅，氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的粒子注入深度也越来越小，偏移侧墙的作用在于以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。
其中，在栅极结构两侧形成偏移侧墙的工艺可以为化学气相沉积，本实施例中，所述偏移侧墙的厚度可以小到80埃。
可选地，在所述栅极结构两侧形成ldd离子注入区域。
可选地，在所述栅极结构的偏移侧墙上形成间隙壁。
具体地，在所形成的偏移侧墙上形成间隙壁(spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一中实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁。
执行步骤四，形成栅极结构，所述栅极结构部分覆盖所述凹槽；
在所述栅极结构两侧的所述鳍片和所述虚拟鳍片上形成源漏外延层。
具体地，沉积栅极材料层，以填充所述凹槽，然后图案化所述栅极材料层，以在所述凹槽中形成所述栅极结构。
然后在所述栅极结构两侧的所述鳍片和所述虚拟鳍片上外延生长源漏外延层。
具体地，每一侧的所述源漏外延层203连接位于同侧的所述鳍片和所述若干虚拟鳍片，由于同一所述源漏外延层位于同侧的鳍片和所述若干虚拟鳍片的上方，其外延面积增加，如图2所示。
同时在所述外延层的上方形成接触结构，使得所述接触结构的面积变大，接触电阻变小，而且还可以避免桥连的问题。
进一步，在本发明中所述源漏外延层选择sige或sic，在本发明中所述外延可以选用减压外延、低温外延、选择外延、液相外延、异质外延、分子束外延中的一种。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件的制备方法，在所述方法中为了增加源漏的外延区域，所述栅极结构两侧的源漏区域的外侧形成若干虚拟鳍片，所述虚拟鳍片位于沟道位置的部分切割去除，仅保留源漏区外侧的部分，从而增加了源漏的外延区域，同时在所述鳍片和所述虚拟鳍片的上方设置源漏外延层，所述源漏外延层同时连接所述鳍片和所述虚拟鳍片，通过所述源漏外延层的设置可以增加接触结构的面积，从而显著的减小了接触电阻，使所述半导体器件的性能和良率均得到极大的提高。
实施例三
本发明的另一个实施例提供一种电子装置，其包括半导体器件，该半导体器件为前述实施例一中的半导体器件，或者根据实施例二所述方法制备得到。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、vcd、dvd、导航仪、照相机、摄像机、录音笔、mp3、mp4、psp等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。
由于包括的半导体器件件具有更高的性能，该电子装置同样具有上述优点。
其中，图4示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括前述的半导体器件，或根据实施例二所述的半导体器件的制备方法所制得的半导体器件，所述半导体器件包括鳍片；栅极结构，位于所述鳍片的上方并环绕所述鳍片设置；虚拟鳍片，位于所述栅极结构两侧的源漏区域的外侧并且与所述鳍片间隔设置；源漏外延层，位于所述源漏区域上且沿所述栅极结构的方向延伸，所述源漏外延层覆盖并连接所述鳍片和所述虚拟鳍片。通过所述设置可以使接触结构的设置显著的减小了接触电阻，使所述半导体器件的性能和良率均得到极大的提高。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。