形成插塞和制造半导体装置的方法、抛光室和半导体装置与流程

于2015年8月6日在韩国知识产权局提交的标题为“形成插塞的方法、利用其制造半导体装置的方法、用于制造半导体装置的抛光室和半导体装置”的韩国专利申请No.10-2015-0111094以引用方式整体并入本文中。

技术领域

实施例涉及形成插塞的方法、利用其制造半导体装置的方法、用于制造半导体装置的抛光室和半导体装置。

背景技术：

当形成钨接触插塞时，可在晶圆上的绝缘夹层中形成开口，可用钨层填充所述开口，以及可执行CMP工艺以对钨层和绝缘夹层进行平坦化。

技术实现要素：

实施例涉及形成插塞的方法，利用其制造半导体装置的方法、用于制造该半导体装置的抛光室和半导体装置。

实施例可通过提供一种形成插塞的方法来实现，所述方法包括：在衬底上的绝缘夹层图案中形成开口；在绝缘夹层图案上形成金属层以填充开口；在将衬底按压至第一台板上的第一抛光垫上的同时，在第一时间段内执行第一CMP工艺直至暴露出绝缘夹层图案的顶表面，来抛光金属层；在将衬底按压至第二台板上的第二抛光垫上的同时，在比第一时间段更短的第二时间段内执行第二CMP工艺，以抛光金属层和绝缘夹层图案，从而在绝缘夹层图案中形成金属插塞；以及在保持衬底与第二台板上的第二抛光垫间隔开的同时，对第二抛光垫执行第一清洁处理。

金属层可由钨、铜或铝形成。

金属层可由钨形成。

对第二抛光垫执行的第一清洁处理可包括在第二抛光垫上提供去离子水。

对第二抛光垫执行的第一清洁处理可在第三时间段内执行，并且第二时间段的长度与第三时间段的长度之和可实质上等于第一时间段的长度。

可利用包括研磨颗粒和强酸溶液的浆料来执行第一CMP工艺和第二CMP工艺中的每一个。

研磨颗粒可包括硅石、氧化铝或氧化铈。

强酸溶液可包括过氧化氢。

在第一CMP工艺和第二CMP工艺中的每一个期间，由于强酸溶液可在金属层上形成金属氧化物层。

在执行第一CMP工艺之后，所述方法还可包括：在保持衬底与第一台板上的第一抛光垫间隔开的同时，清洁第一抛光垫。

清洁第一抛光垫可包括在第一抛光垫上提供去离子水。

可在第四时间段内执行清洁第一抛光垫，并且对第二抛光垫执行第一清洁处理之后，所述方法还包括：在保持衬底与第二台板上的第二抛光垫间隔开的同时，在第四时间段内对第二抛光垫执行第二清洁处理。

插塞相对于衬底具有正电势。

在绝缘夹层图案上形成金属层之前，所述方法还包括：在开口的内壁和绝缘夹层图案上形成阻挡层，其中：金属层和阻挡层通过第一CMP工艺被抛光，并且金属层、阻挡层和绝缘夹层图案通过第二CMP工艺被抛光。

阻挡层由金属氮化物形成。

在绝缘夹层图案中形成开口之前，所述方法还包括：在衬底上形成绝缘夹层；以及在将衬底按压至第三台板上的第三抛光垫上的同时，执行第三CMP工艺，以抛光绝缘夹层，从而从绝缘夹层形成绝缘夹层图案。

利用包括研磨颗粒和碱溶液的浆料执行第三CMP工艺。

在衬底上形成绝缘夹层之前，所述方法还包括：在衬底上形成抗蚀图案，其中衬底与绝缘夹层在抗蚀图案上的部分的外表面之间的距离大于衬底与绝缘夹层的其它部分的外表面之间的距离。

金属插塞形成为使得金属插塞接触抗蚀图案。

在同一腔室中执行第一CMP工艺、第二CMP工艺和第三CMP工艺。

在其中包括第一台板和第二台板的同一腔室中执行第一CMP工艺和第二CMP工艺。

实施例可通过提供一种形成插塞的方法来实现，所述方法包括：在衬底上的绝缘夹层图案中形成开口；在绝缘夹层图案上形成金属层以使得金属层填充开口；在将衬底按压至第一台板上的第一抛光垫上的同时，执行第一CMP工艺，以对金属层进行第一抛光；在保持衬底与第一台板上的第一抛光垫间隔开的同时，清洁第一抛光垫；在将衬底按压至第二台板上的第二抛光垫上的同时，执行第二CMP工艺直至暴露出绝缘夹层图案的顶表面，来对金属层进行第二抛光；在保持衬底与第二台板上的第二抛光垫间隔开的同时，清洁第二抛光垫；在将衬底按压至第三台板上的第三抛光垫上的同时，执行第三CMP工艺，以抛光金属层和绝缘夹层图案，从而在绝缘夹层图案中形成金属插塞；以及在保持衬底与第三台板上的第三抛光垫间隔开的同时，清洁第三抛光垫。

在实质上相同的时间内执行第一CMP工艺、第二CMP工艺和第三CMP工艺。

在绝缘夹层图案中形成开口之前，所述方法还包括：在衬底上形成抗蚀图案；在衬底上形成绝缘夹层，以覆盖抗蚀图案，使得衬底与绝缘夹层在抗蚀图案上的部分的外表面之间的距离大于衬底与绝缘夹层的其它部分的外表面之间的距离；以及在将衬底按压至第四台板上的第四抛光垫上的同时，执行第四CMP工艺，以抛光绝缘夹层，从而从绝缘夹层形成绝缘夹层图案。

在其中包括第一台板至第四台板的同一腔室中执行第一CMP工艺、第二CMP工艺、第三CMP工艺和第四CMP工艺。

在其中包括第一台板至第三台板的同一腔室中执行第一CMP工艺、第二CMP工艺和第三CMP工艺。

实施例可通过提供一种制造半导体装置的方法来实现，所述方法包括：在衬底上形成晶体管；在衬底上形成第一绝缘夹层，以覆盖晶体管；形成穿过第一绝缘夹层的第一插塞，以电连接至晶体管；在第一绝缘夹层和第一插塞上形成第二绝缘夹层图案；形成穿过第二绝缘夹层图案的第一开口，以暴露出第一插塞的顶表面；在第二绝缘夹层图案上形成第一金属层，以填充第一开口；在将衬底按压至第一台板上的第一抛光垫上的同时，在第一时间段内执行第一CMP工艺直至暴露出第二绝缘夹层图案的顶表面，来抛光第一金属层；在将衬底按压至第二台板上的第二抛光垫上的同时，在比第一时间段更短的第二时间段内执行第二CMP工艺，以抛光金属层和第二绝缘夹层图案，从而在第二绝缘夹层图案中形成第二插塞；以及在保持衬底与第二台板上的第二抛光垫间隔开的同时，清洁第二抛光垫。

第一金属层由钨形成。

形成穿过第一绝缘夹层第一插塞包括：形成穿过第一绝缘夹层的第二开口，以暴露出衬底的顶表面；在衬底和第一绝缘夹层上形成第二金属层，以填充第二开口；在将衬底按压至第一台板上的第一抛光垫上的同时，在第三时间段内执行第三CMP工艺直至暴露出第一绝缘夹层的顶表面，来抛光第二金属层；在将衬底按压至第二台板上的第二抛光垫上的同时，在比第一时间段更短的第四时间段内执行第四CMP工艺，以抛光第二金属层和第一绝缘夹层，从而在第一绝缘夹层中形成第一插塞；以及在保持衬底与第二台板上的第二抛光垫间隔开的同时，清洁第二抛光垫。

第二金属层由钨形成。

在第二绝缘夹层图案中形成第一开口之前，所述方法还包括：在第一绝缘夹层上形成抗蚀图案；在第一绝缘夹层上形成第二绝缘夹层以覆盖抗蚀图案；以及在将衬底按压至第三台板上的第三抛光垫上的同时，执行第五CMP工艺，以抛光第二绝缘夹层，从而从第二绝缘夹层形成第二绝缘夹层图案。

第一开口形成为暴露出抗蚀图案的顶表面，并且第二插塞形成为接触抗蚀图案。

在第二绝缘夹层图案中形成第二插塞之后，所述方法还包括：在第二绝缘夹层图案和第二插塞上形成第三绝缘夹层；形成穿过第三绝缘夹层的第三开口，以暴露出第二插塞的顶表面；在第二插塞的暴露的顶表面和第三绝缘夹层上形成第三金属层，以填充第三开口；在将衬底按压至第一台板上的第一抛光垫上的同时，在第五时间段内执行第五CMP工艺直至暴露出第三绝缘夹层的顶表面，来抛光第三金属层；在将衬底按压至第二台板上的第二抛光垫上的同时，在比第五时间段更短的第六时间段内执行第六CMP工艺，以抛光第三金属层和第三绝缘夹层，从而在第三绝缘夹层中形成布线；以及在保持衬底与第二台板上的第二抛光垫间隔开的同时，清洁第二抛光垫。

第三金属层由铜形成。

实施例可通过提供一种利用包括分别具有抛光垫的多个台板的抛光室在多个衬底中的每一个上制造半导体装置的方法来实现，所述方法包括：在将第一衬底按压至第一台板上的第一抛光垫上的同时，执行第一CMP工艺直至暴露出第一衬底上的第一绝缘夹层图案的顶表面，来抛光第一绝缘夹层图案上的金属层；在将第二衬底按压至第二台板上的第二抛光垫上的同时，执行第二CMP工艺，以抛光第二衬底上的第二金属层和第二绝缘夹层图案，第二金属层在第二绝缘夹层图案中；以及在保持第二衬底与第二抛光垫间隔开的同时，对第二抛光垫执行第一清洁处理。

分别在第一时间段和第二时间段内执行第一CMP工艺和第二CMP工艺，并且对第二抛光垫执行的第一清洁处理在第三时间段内执行，并且第一时间段的长度实质上等于第二时间段与第三时间段的长度之和。

在抛光第一绝缘夹层图案上的第一金属层之后，所述方法还包括：在保持第一衬底与第一抛光垫间隔开的同时，对第一抛光垫执行清洁处理；以及对第二抛光垫执行第一清洁处理之后，在保持第二衬底与第二抛光垫间隔开的同时，对第二抛光垫执行第二清洁处理，其中对第一抛光垫执行清洁处理和对第二抛光垫执行第二清洁处理在实质上相同的时间内同时执行。

第一金属层也形成在第一绝缘夹层图案中，并且在抛光第一绝缘夹层图案上的第一金属层之后，所述方法还包括：在将第一衬底按压至第二抛光垫上的同时，执行第三CMP工艺，以抛光第一衬底上的第一绝缘夹层图案中的第一金属层和第一绝缘夹层图案；以及在保持第一衬底与第二抛光垫间隔开的同时，对第二抛光垫执行第三清洁处理。

所述方法还包括：在执行第三CMP工艺以及对第二抛光垫执行第三清洁期间，在将第三衬底按压至第一抛光垫上的同时，执行第四CMP工艺直至暴露出第三衬底上的第三绝缘夹层图案的顶表面，来抛光第三绝缘夹层图案上的第三金属层。

在抛光第二绝缘夹层图案中的第二金属层和第二衬底上的第二绝缘夹层图案之前，所述方法还包括：在将第二衬底按压至第一抛光垫上的同时，执行第五CMP工艺直至暴露出第二衬底上的第二绝缘夹层图案的顶表面，来抛光第二绝缘夹层图案上的第二金属层。

在抛光第一绝缘夹层图案上的第一金属层之前，所述方法还包括：在将其上具有第一绝缘夹层的第一衬底按压至第三台板上的第三抛光垫上的同时，执行第六CMP工艺，以抛光第一绝缘夹层，从而从第一绝缘夹层形成第一绝缘夹层图案。

实施例可通过提供一种抛光室来实现，所述抛光室包括：移动设备，其具有旋转轴和多个旋转臂，旋转臂通过旋转轴旋转；分别位于旋转臂下方的多个抛光头，抛光头中的每一个通过旋转臂的旋转而移动，并且能够在其底部上具有晶圆的情况下旋转或者沿着线运动；以及多个台板，其上分别具有多个抛光垫，其中在多个抛光头中的第一抛光头将由第一抛光头保持的第一晶圆按压至多个抛光垫中的第一抛光垫上的同时执行第一CMP工艺直至暴露出第一晶圆上的第一绝缘夹层图案的顶表面来抛光第一绝缘夹层图案上的金属层的过程中：在多个抛光头中的第二抛光头将由第二抛光头保持的第二晶圆按压至多个抛光垫中的第二抛光垫上的同时，执行第二CMP工艺，以抛光第二晶圆上的第二金属层和第二绝缘夹层图案，第二金属层在第二绝缘夹层图案中，以及在第二晶圆通过第二抛光头与第二抛光垫间隔开的同时，对第二抛光垫进行第一清洁处理。

抛光室还包括：第一浆料供应臂，其用于在第一CMP工艺期间将第一浆料提供至第一抛光垫上，第一浆料包括研磨颗粒和强酸溶液；以及第二浆料供应臂，其用于在第二CMP工艺期间将第二浆料提供至第二抛光垫上，第二浆料包括研磨颗粒和强酸溶液。

当对第二抛光垫执行第一清洁处理时，第二浆料供应臂将去离子水提供至第二抛光垫上。

在抛光第一绝缘夹层图案上的第一金属层之后，在第一晶圆通过第一抛光头与第一抛光垫间隔开的同时，清洁第一抛光垫，在第二抛光垫经过第一清洁处理之后，在第二晶圆通过第二抛光头与第二抛光垫间隔开的同时，第二抛光垫受到第二清洁处理，并且清洁第一抛光垫和对第二抛光垫进行第二清洁处理在实质上相同的时间内同时执行。

在多个抛光头中的第三抛光头将由第三抛光头保持的第三晶圆按压至多个抛光垫中的第三抛光垫上的同时，执行第三CMP工艺，以抛光第三晶圆上的第三绝缘夹层，从而从第三绝缘夹层形成第三绝缘夹层图案。

多个旋转臂包括四个旋转臂，多个抛光头包括四个抛光头，并且多个台板包括三个台板。

实施例可通过提供一种半导体装置来实现，所述半导体装置包括：衬底的第一区和第二区中的第一杂质区和第二杂质区；衬底上的第一绝缘夹层；以及穿过第一绝缘夹层的第一插塞和第二插塞，第一插塞和第二插塞分别电连接至第一杂质区和第二杂质区，其中第一插塞的顶表面的第一高度比第二插塞的顶表面的第二高度更低，第一高度与第二高度之间的差等于或小于从第二插塞的底部至第二插塞的顶表面的长度的约20％。

第一插塞和第二插塞分别直接接触第一杂质区和第二杂质区的顶表面。

第一杂质区掺有p型杂质，第二杂质区掺有n型杂质。

第一接触插塞的底部比第二接触插塞的底部更低。

半导体装置还包括：第一绝缘夹层以及第一插塞和第二插塞上的第二绝缘夹层；以及穿过第二绝缘夹层的第三插塞和第四插塞，第三插塞和第四插塞分别电连接至第一插塞和第二插塞，并且包括金属，其中第三插塞的顶表面的第三高度低于第四插塞的顶表面的第四高度，第三高度等于或大于第四高度的约80％。

半导体装置还包括第一绝缘夹层上的抗蚀图案，抗蚀图案被第二绝缘夹层覆盖。

实施例可通过提供一种半导体装置来实现，所述半导体装置包括：衬底的第一区和第二区中的第一杂质区和第二杂质区；衬底上的第一绝缘夹层；以及延伸穿过第一绝缘夹层的第一插塞和延伸穿过第一绝缘夹层的第二插塞，第一插塞电连接至第一杂质区，并且第二插塞电连接至第二杂质区，其中从衬底至第一插塞的外表面的第一距离小于从衬底至第二插塞的外表面的第二距离，第一距离与第二距离之间的差等于或小于第二距离的约20％。

第一插塞直接接触第一杂质区的面对表面，并且第二插塞直接接触第二杂质区的面对表面。

第一杂质区掺有p型杂质，并且第二杂质区掺有n型杂质。

第一接触插塞的面对衬底侧比第二接触插塞的面对衬底侧更靠近衬底。

所述半导体装置还包括：第一绝缘夹层以及第一插塞和第二插塞上的第二绝缘夹层；穿过第二绝缘夹层的第三插塞和第四插塞，第三插塞和第四插塞分别电连接至第一插塞和第二插塞，并且包括金属，其中第三插塞的外表面与衬底相距第三距离，第三距离小于第四插塞的外表面相对于衬底的第四距离，第三距离等于或大于第四距离的约80％。

所述半导体装置还包括第一绝缘夹层上的抗蚀图案，抗蚀图案被第二绝缘夹层覆盖。

附图说明

通过参照附图详细描述示例性实施例，特征将对于本领域技术人员而言变得清楚，其中：

图1示出了根据示例实施例的用于形成插塞的抛光室的平面图，图2示出了抛光室的区域X的立体图；

图3示出了根据示例实施例的形成插塞的方法的多个阶段的流程图，图4至图11示出了形成插塞的方法的多个阶段的剖视图；

图12示出了根据示例实施例的形成插塞的方法的多个阶段的流程图，图13至图17示出了形成插塞的方法的多个阶段的剖视图；

图18示出了根据示例实施例的用于形成插塞的抛光室的平面图；

图19示出了根据示例实施例的形成插塞的方法的多个阶段的流程图；

图20示出了通过根据示例实施例的形成插塞的方法形成的插塞的剖视图；以及

图21至图53示出了根据示例实施例的制造半导体装置的方法的多个阶段的平面图和剖视图。

具体实施方式

现在，将参照附图在下文中更加完全地描述示例实施例；然而，它们可按照不同形式实现，而不应理解为限于本文阐述的实施例。相反，提供这些实施例以使得本公开将是彻底和完整的，并且将把示例性实施方式完全地传达给本领域技术人员。

在附图中，为了清楚起见，可夸大层和区的尺寸。相同标号始终指代相同元件。

应该理解，当元件或层被称作“位于”另一元件或层“上”或“之间”、“连接至”或“耦合至”另一元件或层时，其可直接位于所述另一元件或层上或之间、连接至或耦合至所述另一元件或层，或者也可存在中间元件或层。相反，当元件被称作“直接位于”另一元件或层“上”或“之间”、“直接连接至”或“直接耦合至”另一元件或层时，不存在中间元件或层。如本文所用，术语“和/或”包括相关所列项中的一个或多个的任何和所有组合。

应该理解，虽然本文中可使用术语第一、第二、第三、第四等来描述多个元件、组件、区、层和/或部分，但是这些元件、组件、区、层和/或部分不应被这些术语限制。这些术语仅用于将一个元件、组件、区、层或部分与另一区、层或部分区分开。因此，不脱离本申请的教导的情况下，下面讨论的第一元件、组件、区、层或部分可称作第二元件、组件、区、层或部分。

为了方便描述，本文中可使用诸如“在……下”、“在……下方”、“在……之下”、“下”、“在……之上”、“上”等的空间相对术语来描述附图中所示的一个元件或特征与另一(些)元件或特征的关系。应该理解，除图中所示的取向之外，空间相对术语旨在还涵盖使用或操作中的装置的不同取向。例如，如果图中的装置颠倒，则描述为“在其它元件或特征下方”、“在其它元件或特征之下”或“在其它元件或特征下”的元件则将被取向为“在其它元件或特征之上”。因此，示例性术语“在……之下”可涵盖在……之上和在……之下这两个取向。装置可按照其它方式取向(旋转90度或位于其它取向)，将相应地解释本文所用的空间相对描述语。

本文所用的术语仅是为了描述特定示例实施例，而不意为限制性的。如本文所用，除非上下文清楚地指明不是这样，否则单数形式“一个”、“一”和“该”也旨在包括复数形式。还应该理解，术语“包括”当用于本说明书中时，指明存在所列特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。

本文参照作为理想示例实施例(和中间结构)的示意图的剖视图描述示例实施例。这样，作为例如制造技术和/或公差的结果，可以预见附图中的形状的变化。因此，示例实施例不应被理解为限于本文示出的区的具体形状，而是包括例如由制造导致的形状的偏差。例如，示为矩形的注入区将通常具有圆形或弯曲特征和/或在其边缘具有注入浓度的梯度，而非从注入区至非注入区二值变化。同样地，通过注入形成的掩埋区可在掩埋区与通过其进行注入的表面之间的区中导致一些注入。因此，图中示出的区实际上是示意性的，并且它们的形状不旨在示出装置的区的实际形状，并且不旨在限制。

除非另外限定，否则本文中使用的所有术语(包括技术和科学术语)具有与本领域普通技术人员通常理解的含义相同的含义。还应该理解，除非本文中明确这样定义，否则诸如在通用词典中定义的术语之类的术语应该被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应该按照理想化或过于正式的含义解释它们。

图1示出了根据示例实施例的用于形成插塞的抛光室的平面图，图2示出了抛光室的区X的立体图。

参照图1和图2，例如，抛光室可包括移动设备100、第一抛光头至第四抛光头(122、124、126和128)、第一CMP单元至第三CMP单元、晶圆交换设备180和搬运机器人190。第一CMP单元至第三CMP单元可分别包括第一台板至第三台板(132、134和136)。

移动设备100可包括旋转轴105以及耦合至旋转轴105(例如，位于旋转轴105下方)的第一旋转臂至第四旋转臂(102、104、106和108)，它们可呈放射状或者在径向上延伸。

在示例实施例中，第一旋转臂102和第三旋转臂106可从旋转轴105分别在第一方向和第三方向(可与第一方向相反)上延伸。第二旋转臂104和第四旋转臂108可从旋转轴105分别在第二方向和第四方向(可与第二方向相反)上延伸。随着旋转轴105旋转，第一旋转臂至第四旋转臂(102、104、106和108)也可旋转。

第一抛光头至第四抛光头(122、124、126和128)中的每一个可在它们的下方保持衬底，例如，其上可形成抛光目标层的晶圆W。

例如，第一抛光头122可通过位于第一旋转臂102下方的第一驱动构件112竖直地运动，由此可使晶圆W接触第一台板132上的第一抛光垫142的上表面。例如，第一抛光头122可对晶圆W或第一抛光垫142施压。在晶圆W接触第一抛光垫142的同时，第一抛光头122可通过第一驱动构件112旋转或者沿着线(例如，直线)运动，因此通过第一抛光头122保持的晶圆W也可旋转或者沿着线(例如，直线)运动。

与第一抛光头122相似，第二抛光头至第四抛光头(124、126和128)可分别通过位于第二旋转臂至第四旋转臂(104、106和108)下方的第二驱动构件至第四驱动构件竖直地运动，或者可旋转和/或沿着线(例如，直线)运动。

第一旋转臂至第四旋转臂(102、104、106和108)可通过旋转轴105的旋转而旋转，并且第一抛光头至第四抛光头(122、124、126和128)与第一台板至第三台板(132、134和136)之间的相对位置可根据时间而变化。当第一抛光头至第三抛光头(122、124和126)分别布置在第一台板至第三台板(132、134和136)上时，在第一时间段的最后，第一旋转臂至第四旋转臂(102、104、106和108)则可例如在逆时针方向上旋转，以使得在第二时间段，第四抛光头128、第一抛光头122和第二抛光头124可分别布置在第一台板132、第二台板134和第三台板136上。

第一CMP单元可包括第一驱动轴152、第一台板132、第一抛光垫142和第一浆料供应臂162。

第一驱动轴152可布置在第一台板132下方，并且使第一台板132旋转，由此安装在第一台板132上的第一抛光垫142也可旋转。

在示例实施例中，第一台板132和第一抛光垫142中的每一个可为盘状。第一抛光垫142可包括：凹槽，由第一浆料供应臂162提供的第一浆料172可移动通过所述凹槽；以及微孔，其中可包含第一浆料172。

第一抛光垫142可为硬垫或者软垫，并且例如，可包括聚氨酯。例如，第一浆料172可包括研磨颗粒和强酸溶液。研磨颗粒可包括例如硅石、氧化铝、氧化铈等，而pH值等于或小于约2的强酸溶液可包括例如过氧化物(诸如过氧化氢)、盐酸等。

除提供第一浆料172之外，第一浆料供应臂162还可将例如去离子水(DIW)的清洁溶液提供至第一抛光垫142上。

当通过第一CMP单元和第一抛光头122执行CMP工艺时，晶圆W上的抛光目标层可通过由第一抛光头122保持的晶圆W的旋转和/或沿着(直)线的运动被机械地抛光，并且可通过由第一浆料供应臂162提供的第一浆料172被化学地和/或机械地抛光。

在实施方式中，第一CMP单元还可包括第一抛光垫142上的第一垫修整器。垫修整器可通过额外的驱动构件在竖直方向上运动，并且可接触第一抛光垫142的上表面，以在其上施压。在垫修整器接触第一抛光垫142的同时，垫修整器可通过驱动构件旋转或者沿着线(例如，直线)运动，由此可去除留在第一抛光垫142上的抛光残留物或者浆料残留物，或者可将第一抛光垫142的粗糙度保持在最佳状态。

与第一CMP单元相似，第二CMP单元可包括第二驱动轴、第二台板134、第二抛光垫和第二浆料供应臂164。

第二浆料供应臂164可将包括研磨颗粒和强酸溶液的第二浆料以及例如去离子水(DIW)的清洁溶液提供至第二抛光垫上。

与第一CMP单元相似，第三CMP单元可包括第三驱动轴、第三台板136、第三抛光垫和第三浆料供应臂166。

第三浆料供应臂166可将例如包括研磨颗粒和碱溶液的第三浆料和例如去离子水(DIW)的清洁溶液提供至第三抛光垫上。例如，碱溶液可包括氢氧化铵。

晶圆交换设备180可将晶圆W保持在其下方，并且可将晶圆W搬运至移动设备100，或者可从移动设备100接收晶圆W。搬运机器人190可从抛光室外部(例如，清洁室、沉淀室等)接收晶圆W，并且可将晶圆W搬运至抛光室的晶圆交换设备180。

图3示出了根据示例实施例的形成插塞的方法的多个阶段的流程图，图4至图11示出了形成插塞的方法的多个阶段的剖视图。可利用参照图1和图2所示的抛光室执行形成插塞的方法，因此在必要时可参照抛光室来说明所述方法。

参照图3和图4，在步骤S110中，绝缘夹层210可形成在衬底200上，并且可部分地去除绝缘夹层210，以形成暴露出衬底200的顶表面的开口220。

衬底200可包括半导体材料，例如硅、锗、硅-锗或者III-V半导体化合物(诸如GaP、GaAs、GaSb等)。在示例实施例中，衬底200可为绝缘体上硅(SOI)衬底或者绝缘体上锗(GOI)衬底。

可在衬底200上形成例如栅极结构、源极/漏极层等的各种类型的元件，并且这些元件可由绝缘夹层210覆盖。因此，在实施方式中，开口220可形成为暴露出元件而不是衬底200的顶表面。

例如，绝缘夹层210可包括氧化硅。在实施方式中，绝缘夹层210可包括低k介电材料(例如，掺碳氧化硅(SiCOH)或者掺氟氧化硅(F-SiO₂))、多孔氧化硅、自旋有机聚合物或者无机聚合物(例如，氢倍半硅氧烷(HSSQ)、甲基倍半硅氧烷(MSSQ))等。

可通过在绝缘夹层210上形成光致抗蚀图案以及利用光致抗蚀图案作为蚀刻掩模执行蚀刻工艺来形成开口220。开口220可形成为穿过绝缘夹层210。

参照图3和图5，在步骤S120中，可在衬底200的暴露的顶表面、开口220的侧壁和绝缘夹层210上形成阻挡层230，并且可在阻挡层230上形成金属层240以填充开口220的其余部分。

阻挡层230可由例如氮化钽、氮化钛等的金属氮化物和/或例如钽、钛等的金属形成，并且金属层240可由例如钨、铜、铝等的金属形成。

在示例实施例中，金属层240可形成为具有比绝缘夹层210的顶表面或外表面更高的顶表面或外表面，以充分填充开口220。例如，金属层240可覆盖绝缘夹层210并且填充开口220。

参照图3、图6和图7，在步骤S130中，可在第一时间段内执行第一CMP工艺。第一CMP工艺可包括(经第一抛光头122)将衬底200按压至安装在第一台板132上的第一抛光垫142的上表面(例如，抛光表面)上。

在示例实施例中，可执行第一CMP工艺，直至暴露出绝缘夹层210的顶表面(例如，外表面)为止。因此，可将阻挡层230和金属层240抛光，以分别形成初始阻挡图案235和初始金属图案245。

在第一CMP工艺期间，第一抛光头122可通过第一抛光头122上的第一驱动构件112将衬底200按压至第一抛光垫142的上表面上，并且可根据第一驱动构件112的旋转而旋转。因此，由第一抛光头122保持的衬底200可接触第一抛光垫142的上表面并旋转。

在第一CMP工艺期间，第一浆料供应臂162可将第一浆料172提供至第一抛光垫142的上表面上。例如，当金属层240包括钨时，可通过包括在第一浆料172中的强酸溶液(例如，过氧化氢)在金属层240上形成钨的氧化物(WO_x)层，并且可通过第一浆料172中的研磨颗粒将钨的氧化物层去除。

参照图3和图8，在步骤S140中，可在第四时间段(比第一时间段短得多)内清洁第一抛光垫142，并且在清洁第一抛光垫142时，衬底200可通过第一抛光头122与第一台板132上的第一抛光垫142保持间隔开的关系。

在示例实施例中，随着第一驱动构件112向上运动至第一抛光垫142的上表面上方或者远离第一抛光垫142的上表面，附着于第一驱动构件112的第一抛光头122和由第一抛光头122保持的衬底200可运动至与第一抛光垫142的上表面间隔开。

可通过第一浆料供应臂162将清洁溶液175(例如，去离子水(DIW))提供至第一抛光垫142的上表面(例如，抛光表面)上，对第一抛光垫142执行清洁处理。衬底200(其上具有初始阻挡图案235和初始金属图案245)可与第一抛光垫142的上表面间隔开，并且初始阻挡图案235和初始金属图案245可不接触DIW。因此，初始金属图案245上的钨的氧化物层的酸度不会由于DIW而增大或改变，并且不会被第一抛光垫142的抛光表面上的剩余浆料残留物和/或垫残留物去除。

如果在衬底200与第一抛光垫142的抛光表面接触的同时执行清洁处理，则留在第一抛光垫142上的第一浆料172和初始金属图案245的酸度可由于DIW而增大或改变，因此钨的氧化物层可转变为氧化的钨的电解质层，例如WO₄^2-、WO₅^2-等。氧化的钨的电解质层可容易地去除，因此包括钨的初始金属图案245可被直接暴露出来，并且被第一抛光垫142去除，这样可形成凹坑。

在示例实施例中，可在衬底200与第一抛光垫142的抛光表面间隔开的同时执行清洁处理，因此钨的氧化物层可不转变或被去除，并且在包括钨的初始金属图案245中可不形成凹坑。

在示例实施例中，在清洁处理中，第一抛光垫142和/或第一抛光头122可不旋转和/或可不移动。

参照图3、图9和图10，在步骤S150中，在通过第一抛光头122将衬底200按压至安装在第二台板134上的第二抛光垫144的上表面(例如，抛光表面)上的同时，可在第二时间段(例如，可比第一时间段更短)内执行第二CMP工艺。

在示例实施例中，可对初始阻挡图案235、初始金属图案245和绝缘夹层210执行第二CMP工艺，由此可在绝缘夹层210中形成插塞257(包括阻挡图案237和金属图案247)。

在示例实施例中，第一旋转臂102可通过旋转轴105的旋转从第一台板132运动至第二台板134，因此，与第一旋转臂102耦合(例如，在其下方)的第一驱动构件112和附着至第一驱动构件112的第一抛光头122也可运动至第二台板134。

在第二CMP工艺期间，第一抛光头122可通过第一驱动构件112将衬底200按压至第二抛光垫144的抛光表面上，并且也可根据第一驱动构件112的旋转而旋转。因此，通过第一抛光头122保持的衬底200可接触第二台板134上的第二抛光垫144并且旋转。

在第二CMP工艺期间，第二浆料供应臂164可将第二浆料174提供至第二抛光垫144的上表面上。因此，当初始金属图案245包括钨时，可通过包括在第二浆料174中的强酸溶液(例如，过氧化氢)在初始金属图案245上形成钨的氧化物(WO_x)层，随后可通过第二浆料174中的研磨颗粒将钨的氧化物层去除。

参照图3和图11，在步骤S160中，在衬底200通过第一抛光头122相对于第二台板134上的第二抛光垫144保持间隔开的关系的同时，可在第三时间段(比第一时间段短得多)内通过执行第一清洁处理来对第二抛光垫144进行第一清洁。

在示例实施例中，随着第一驱动构件112向上运动至第二抛光垫144的抛光表面上方或者远离第二抛光垫144的抛光表面，(附着于第一驱动构件112的)第一抛光头122以及(通过第一抛光头122保持的)衬底200可运动至与第二抛光垫144的抛光表面间隔开。

可通过第二浆料供应臂164将清洁溶液(例如，DIW)提供至第二抛光垫144的抛光表面上来对第二抛光垫144执行第一清洁处理。衬底200(其上具有阻挡图案237和金属图案247)可在清洁处理过程中与第二抛光垫144的抛光表面间隔开，并且阻挡图案237和金属图案247可不接触DIW。因此，金属图案247上的钨的氧化物层的酸度不会由于DIW而改变或增大，并且不会通过第二抛光垫144的抛光表面上的剩余浆料残留物和/或垫残留物而被去除。因此，在包括钨的金属图案247中可不形成凹坑。

在示例实施例中，在第一清洁处理期间，第二抛光垫144和/或第一抛光头122可不旋转或者可不移动。

在示例实施例中，第二时间段和第三时间段的长度之和可实质上等于第一时间段的长度。例如，对衬底200执行第一CMP工艺的时间长度可实质上等于对衬底200执行第二CMP工艺的时间长度与对第二抛光垫144执行第一清洁处理的时间长度之和。

在步骤S170中，可对第二抛光垫144执行第二清洁处理(与参照步骤S140所示的对第一抛光垫142执行的清洁处理实质上相同或相似)。

例如，在通过第一抛光头122保持衬底200相对于第二台板134上的第二抛光垫144处于间隔开的关系的同时，可在第四时间段(可比第一时间段短得多)内清洁第二抛光垫144。

此时，已完成了对第二抛光垫144的第一清洁处理，因此附着于第一驱动构件112的第一抛光头122和通过第一抛光头122保持的衬底200可与第二抛光垫144的上表面间隔开。因此，第二清洁处理可与额外的第一清洁处理实质上相同，但其在第四时间段内执行。

通过以上处理，例如，通过在抛光室中执行CMP工艺，可形成包括阻挡图案237和金属图案247的插塞257。

如上所述，可在第一时间段内在第一台板132上对填充绝缘夹层210中的开口220的金属层240执行第一CMP工艺，可在第二时间段(比第一时间段更短)内在第二台板134上对金属层240和绝缘夹层210执行第二CMP工艺，并且可在第三时间段(比第一时间段更短)内对第二台板134上的第二抛光垫144执行第一清洁处理。可在保持衬底200与第二抛光垫144的抛光表面间隔开的同时执行第一清洁处理，因此在第一清洁处理过程中可不在金属图案247中形成凹坑。在第一CMP工艺和第一清洁处理之后，还可对分别布置在第一台板132和第二台板134上的第一抛光垫142和第二抛光垫144执行第二清洁处理，并且可在衬底200与第一抛光垫142和第二抛光垫144的抛光表面间隔开的同时执行第二清洁处理。因此，可不在金属图案247中形成凹坑。

现在为止，已经描述了在一个衬底200上形成插塞257的方法。在实施方式中，可在抛光室中分别在多个衬底上形成多个插塞。

例如，可分别通过第一旋转臂102和第二旋转臂104将第一衬底和第二衬底分别装载至第一抛光头122和第二抛光头124上。

在将第一衬底按压至第一抛光垫142上的同时，可对布置在第一衬底上的第一绝缘夹层上的第一金属层执行第一CMP工艺，直至暴露出第一绝缘夹层的顶表面或外表面为止。

在第一CMP工艺期间，在将第二衬底按压至第二台板134上的第二抛光垫144上的同时，可对布置在第二衬底上的第二绝缘夹层中的第二金属层和绝缘夹层执行第二CMP工艺，以及可在保持第二衬底与第二抛光垫144间隔开的同时对第二抛光垫144执行第一清洁处理。

在第一CMP工艺之后，可对第一台板132上的第一抛光垫142执行清洁处理。在第二CMP工艺和第一清洁处理之后，可对第二台板134上的第二抛光垫144执行第二清洁处理。

在实施方式中，可同时在第一台板132和第二台板134上执行CMP工艺和清洁处理。在完成所述处理之后，例如，可通过第二旋转臂104将第二衬底搬运至外部，第一衬底可通过第一旋转臂102朝着第二台板134运动，并且第三衬底可通过第四旋转臂108从外部朝着第一台板132运动。

图12示出了根据示例实施例的形成插塞的方法的多个阶段的流程图，图13至图17示出了形成插塞的方法的多个阶段的剖视图。可利用图1和图2所示的抛光室来执行形成插塞的方法，因此在必要时可参照抛光室来进行说明。另外，该方法可包括与参照图3至图11描述的处理实质上相同或相似的处理，并且本文可省略对其的重复详细描述。

参照图12和图13，在步骤S210中，可在衬底300上形成抗蚀图案305，可在衬底300上形成绝缘夹层310以覆盖抗蚀图案305。

抗蚀图案305可由金属、金属硅化物、掺杂多晶硅等形成。在示例实施例中，抗蚀图案305可由硅化钨形成。

由于抗蚀图案305形成在衬底300上，因此绝缘夹层310在抗蚀图案305上的部分的顶表面或外表面可比绝缘夹层310的其它部分更高(例如，距离衬底300更远)。

在实施方式中，可在衬底300上形成例如栅极结构、源极/漏极层、布线等的其它元件，并且绝缘夹层310可形成在衬底300上以覆盖所述元件。

参照图12、图14和图15，在步骤S220中，在(通过第三抛光头126)将衬底300按压至安装在第三台板136上的第三抛光垫146的上表面或抛光表面上的同时，可在第五时间段内执行第三CMP工艺。

在示例实施例中，可对绝缘夹层310执行第三CMP工艺，因此可形成具有平顶表面的绝缘夹层图案315。

第三抛光头126可通过第三抛光头126上的第三驱动构件116将衬底300按压至第三抛光垫146的抛光表面上，并且可在第三CMP工艺期间根据第三驱动构件116的旋转而旋转。因此，通过第三抛光头126保持的衬底300可接触第三抛光垫146的上表面并旋转。

在第三CMP工艺中，第三浆料供应臂166可将第三浆料176提供至第三抛光垫146的抛光表面上。第三浆料176可包括例如氨水的碱溶液和研磨颗粒。

参照图12和图16，在步骤S230中，在通过第三抛光头126保持衬底300与第三台板136上的第三抛光垫146间隔开的同时，可在第六时间段(比第五时间段短得多)内清洁第三抛光垫146。

在示例实施例中，随着第三驱动构件116向上运动至第三抛光垫146的抛光表面上方或者远离第三抛光垫146的抛光表面，第三抛光头126(附着于第三驱动构件116)和衬底300(由第三抛光头126保持)可运动至与第三抛光垫146的抛光表面间隔开。

可通过第三浆料供应臂166将清洁溶液(例如，DIW)提供至第三抛光垫146的抛光表面上来对第三抛光垫146执行清洁处理。

在实施方式中，可在衬底300接触第三台板136上的第三抛光垫146的同时执行清洁处理。

随后可执行与参照图3至图11描述的处理实质上相同或相似的处理，以形成穿过绝缘夹层图案315的第一插塞357和第二插塞359。

例如，第三旋转臂106可通过旋转轴105的旋转运动远离第三台板136，因此可通过晶圆交换设备180和搬运机器人190将由第三旋转臂106下方或上的第三抛光头126保持的衬底300搬运至抛光室之外。

在步骤S110和S120之后，可通过搬运机器人190和晶圆交换设备180将衬底300装载至移动设备100的第一旋转臂102下方或上的第一抛光头122上。可执行步骤S130至S170以形成第一插塞357和第二插塞359。

第一插塞357可接触衬底300的顶表面，第二插塞359可接触抗蚀图案305的顶表面。第一插塞357可包括第一金属图案347和覆盖第一金属图案347的底部和侧壁的第一阻挡图案337。第二插塞359可包括第二金属图案349和覆盖第二金属图案349的底部和侧壁的第二阻挡图案339。

图18示出了根据示例实施例的用于形成插塞的抛光室的平面图。除了旋转臂、抛光头、台板和浆料供应臂的数量不同，该抛光室可与图1和图2中所示的实质上相同或相似。因此，相同标号指代相同元件，并且为了简明起见，下面可省略对其的重复详细描述。

参照图18，抛光室可包括移动设备100、第一抛光头至第四抛光头(122、124、126和128)、第五抛光头129、第一CMP单元至第三CMP单元、第四CMP单元、晶圆交换设备180和搬运机器人190。第一CMP单元至第三CMP单元可分别包括第一台板至第三台板(132、134和136)，并且第四CMP单元可包括第四台板139。

移动设备100可包括旋转轴105以及旋转轴105下方的可呈放射状延伸的第一旋转臂至第四旋转臂(102、104、106和108)和第五旋转臂109。

在示例实施例中，第一旋转臂至第五旋转臂(102、104、106、108和109)可从旋转轴105分别朝着正五边形的顶点延伸，因此可在相邻的旋转臂(102、104、106、108和109)之间形成约72度的角。

第一抛光头至第五抛光头(122、124、126、128和129)可分别布置在第一旋转臂至第五旋转臂(102、104、106、108和109)下方，并且第一抛光垫至第四抛光垫可分别安装在第一台板至第四台板(132、134、136和139)上。

第一CMP单元至第三CMP单元可包括第一浆料供应臂至第三浆料供应臂(162、164和166)，第四CMP单元可包括第四浆料供应臂169。在示例实施例中，第一浆料供应臂至第三浆料供应臂(162、164和166)可分别提供第一浆料至第三浆料，第一浆料至第三浆料中的每一个可包括研磨颗粒和强酸溶液，并且第四浆料供应臂169可提供包括研磨颗粒和碱溶液的第四浆料。

图19示出了根据示例实施例的形成插塞的方法的多个阶段的流程图。该方法可包括与参照图3至图11描述的处理实质上相同或相似的处理，因此本文可省略对其的重复详细描述。

参照图18和图19，在步骤S310中，可部分地去除衬底上的绝缘夹层，以形成暴露出衬底的顶表面的开口。

在步骤S320中，可在衬底的暴露的顶表面、开口的侧壁和绝缘夹层上形成阻挡层，并且可在阻挡层上形成金属层以填充开口的其余部分。

在步骤S330中，在(通过第一抛光头122)将衬底按压至安装在第一台板132上的第一抛光垫的上表面或抛光表面上的同时，可在第一时间段内执行第一CMP工艺，从而可对金属层和阻挡层进行第一抛光。

在示例实施例中，可执行第一CMP工艺，直至去除金属层在绝缘夹层上的部分的约一半为止。

在步骤S340中，在通过第一抛光头122保持衬底与第一台板132上的第一抛光垫间隔开的同时，可在第四时间段(比第一时间段短得多)内清洁第一抛光垫。

在示例实施例中，可通过第一浆料供应臂162将清洁溶液(例如，DIW)提供至第一抛光垫的抛光表面上来对第一抛光垫执行清洁处理。其上具有金属层和阻挡层的衬底可与第一抛光垫的抛光表面间隔开，金属层和阻挡层可不接触DIW。

在步骤S350中，可旋转第一旋转臂102以将第一抛光头122布置在第二台板134上方或与之面对，并且在通过第一抛光头122将衬底按压至安装在第二台板134上的第二抛光垫的上表面或抛光表面上的同时可在第二时间段内执行第二CMP工艺，以可对金属层和阻挡层进行第二抛光。在示例实施例中，第二时间段的时长可实质上与第一时间段的相等。

在示例实施例中，可对金属层和阻挡层执行第二CMP工艺，直至暴露出绝缘夹层的顶表面或外表面为止，因此可在绝缘夹层中形成初始金属图案和初始阻挡图案。

在步骤S360中，在通过第一抛光头122保持衬底与第二台板134上的第二抛光垫间隔开的同时，可在第四时间段(比第二时间段短得多)内清洁第二抛光垫。

可通过第二浆料供应臂164将清洁溶液(例如，DIW)提供至第二抛光垫的抛光表面上来对第二抛光垫执行清洁处理。其上具有初始金属图案和初始阻挡图案的衬底可与第二抛光垫的抛光表面间隔开，并且初始金属图案和初始阻挡图案可不接触DIW。

在步骤S370中，可旋转第一旋转臂102以将第一抛光头122布置在第三台板136上方或与之面对，并且可在通过第一抛光头122将衬底按压至安装在第三台板136上的第三抛光垫的上表面或抛光表面上的同时(在第三时间段内)执行第三CMP工艺，从而可将初始金属图案和初始阻挡图案抛光。在示例实施例中，第三时间段的时长可与第一时间段的实质上相等。

在示例实施例中，可对初始金属图案和初始阻挡图案执行第三CMP工艺，使得可在绝缘夹层中使包括金属图案和阻挡图案的插塞形成至期望高度。

在步骤S380中，在通过第一抛光头122将衬底与第三台板136上的第三抛光垫保持间隔开的同时，可在第四时间段(比第三时间段短得多)内清洁第三抛光垫。

可通过第三浆料供应臂166将清洁溶液(例如，DIW)提供至第三抛光垫的抛光表面上来对第三抛光垫执行清洁处理。衬底(其上具有金属图案和阻挡图案)可与第三抛光垫的抛光表面间隔开，并且金属图案和阻挡图案可不接触DIW。

在步骤S310之前，还可在第四台板139上执行与参照图12至图17所示的处理实质上相同或相似的处理，从而可形成具有平顶表面的绝缘夹层图案。

如上所述，对金属层在绝缘夹层上的部分执行的CMP工艺可分为两部分，并且可分别在第一台板132和第二台板134上执行。因此，对金属层的所述部分执行CMP工艺(耗用或需要相对大量的时间)的步骤可分为两部分，所述两部分中的每一个可在实质上等于或近似于对金属层在开口中的部分和绝缘夹层的与其邻近的部分的CMP工艺(耗用或需要相对少量的时间)所用的时间的时间段内执行。

因此，对台板中的每一个在实质上相同或相似的时间段内可在抛光室中执行用于分别在衬底上形成插塞的CMP工艺。例如，当在第一台板132上执行第一CMP工艺时，衬底可不用在第二台板134上等待至第一CMP工艺完成，或者可不执行清洁处理。例如，设备的这种设计有利于不同CMP工艺的同时执行。

图20示出了通过根据示例实施例的形成插塞的方法形成的插塞的剖视图。

参照图20，第一插塞452和第二插塞454可形成在包括第一区I和第二区II的衬底400上。

在示例实施例中，第一区I和第二区II可分别为正沟道金属氧化物半导体(PMOS)区和负沟道金属氧化物半导体(NMOS)区。

第一杂质区402可形成在衬底400的第一区I的上部，第二杂质区404可形成在衬底400的第二区II的上部。第一杂质区402和第二杂质区404可分别掺有p型杂质和n型杂质。

绝缘夹层410可形成在衬底400上。第一插塞452和第二插塞454可穿过绝缘夹层410，并且可分别接触第一杂质区402和第二杂质区404的顶表面。

在示例实施例中，第一插塞452可包括第一金属图案442和覆盖第一金属图案442的底部和侧壁的第一阻挡图案432，第二插塞454可包括第二金属图案444和覆盖第二金属图案444的底部和侧壁的第二阻挡图案434。第一金属图案442和第二金属图案444中的每一个可包括例如钨、铜、铝等的金属，并且第一阻挡图案432和第二阻挡图案434中的每一个可包括例如氮化钛、氮化钽等的金属氮化物或者例如钛、钽等的金属。

在示例实施例中，第二插塞454的顶表面相对于衬底400的顶表面可具有第二高度H2，第一插塞452的顶表面相对于衬底400的顶表面可具有可比第二高度H2小差值D的第一高度H1。

第一插塞452和第二插塞454可通过参照图3至图11描述的形成插塞的方法来形成。如上所示，在通过以上方法形成的插塞中可不形成凹坑，因此当形成多个插塞时，不管衬底400的区域如何，插塞都可具有恒定或均匀的高度。

在一些实施例中，插塞可根据各区域形成为具有彼此不同的高度，如图20所示。

例如，当对包括钨的金属层执行CMP工艺以形成插塞时，金属层上的钨的氧化物层可接触DIW，使得钨的氧化物层的酸度可改变或增大。因此，钨的氧化物层可转变为氧化的钨的电解质，例如，WO₄^2-、WO₅^2-等，具体地说，当在金属层中形成正电势时，可容易地发生这种转变。

如图20所示，可在第一插塞452下方形成掺有p型杂质的第一杂质区402，并且当与第二插塞454(下方形成有掺有n型杂质的第二杂质区404)比较时，可在第一插塞452中形成正电势。因此，当执行用于形成第一插塞452的CMP工艺和清洁处理时，钨的氧化物层可容易地转变为氧化的钨的电解质。

因此，可在第一插塞452的上部形成凹坑，并且第一插塞452的顶表面的第一高度H1可比第二插塞454的顶表面的第二高度H2更低或更矮。然而，根据示例实施例，可在衬底400与抛光垫间隔开的同时执行清洁处理，并且可减少凹坑在第一插塞452的上部的形成。

在示例实施例中，第二插塞454的顶表面相对于衬底400的顶表面的第二高度H2可为约50nm，第一插塞452的顶表面相对于衬底400的顶表面的第一高度H1可等于或大于约40nm。因此，第一高度H1与第二高度H2之间的差值D可等于或小于第二高度H2的约20％。例如，第一高度H1可等于或大于第二高度H2的约80％。

图21至图53示出了根据示例实施例的制造半导体装置的方法的多个阶段的平面图和剖视图。具体地说，图21、图23、图26、图29、图32、图35、图38和图41示出了平面图，而图22、图24-25、图27-28、图30-31、图33-34、图36-37、图39-40和图42-53示出了剖视图。

图22、图24和图39示出了沿着对应的平面图的线A-A’截取的剖视图，图25、图27、图30、图33、图36、图40、图42、图44、图46-51和图53示出了沿着对应的平面图的线B-B’截取的剖视图，并且图28、图31、图34、图37、图43、图45和图52示出了沿着对应的平面图的线C-C’截取的剖视图。

该制造半导体装置的方法可包括与参照图1至图11、图12至图17、图18至图19或图20描述的处理实质上相同或相似的处理，因此本文可省略对其的重复详细描述。

参照图21和图22A，可将衬底500的上部部分地去除，以形成第一凹坑512和第二凹坑514，并且可形成隔离图案520以填充第一凹坑512和第二凹坑514中的每一个的下部。

衬底500可包括第一区I和第二区II。在示例实施例中，第一区I和第二区II可分别为PMOS区和NMOS区。第一凹坑512和第二凹坑514可分别形成在衬底500的第一区I和第二区II的上部。

在示例实施例中，隔离图案520可通过以下步骤形成：在衬底500上形成隔离层以充分填充第一凹坑512和第二凹坑514；将隔离层平坦化直至可暴露出衬底500的顶表面为止；以及将隔离层的上部去除，以暴露出第一凹坑512和第二凹坑514的上部。隔离层可由例如氧化硅的氧化物形成。

随着隔离图案520可形成在衬底500上，可在衬底500的第一区I和第二区II中分别限定顶表面被隔离图案520覆盖的场区和顶表面未被隔离图案520覆盖的第一有源区502和第二有源区504。第一有源区502和第二有源区504中的每一个可具有从衬底500突出的鳍形形状，因此，可分别被称作第一有源鳍和第二有源鳍。

在示例实施例中，第一有源鳍502和第二有源鳍504中的每一个可形成为在实质上平行于衬底500的顶表面的第一方向上延伸，并且多个第一有源鳍502和多个第二有源鳍504可在实质上平行于衬底500的顶表面并且实质上垂直于第一方向的第二方向上形成。

在示例实施例中，第一有源鳍502可包括侧壁可被隔离图案520覆盖的第一下有源图案502b和从隔离图案520的顶表面突出的第一上有源图案502a。另外，第二有源鳍504可包括侧壁可被隔离图案520覆盖的第二下有源图案504b和从隔离图案520的顶表面突出的第二上有源图案504a。在示例实施例中，第一上有源图案502a和第二上有源图案504a中的每一个在第二方向上的宽度可稍小于第一下有源图案502b和第二下有源图案504b中的每一个在第二方向上的宽度。

参照图22B，隔离图案520可具有多层结构。

具体地说，隔离图案520可包括按次序堆叠在第一凹坑512和第二凹坑514中的每一个的内壁上的第一衬垫522和第二衬垫524以及填充第二衬垫524上的第一凹坑512和第二凹坑514中的每一个的其余部分的填充绝缘层526。

第一衬垫522可由例如氧化硅的氧化物形成，第二衬垫524可由多晶硅或者例如氮化硅的氮化物形成。

参照图23至图25，可在衬底500的第一区I和第二区II上分别形成第一伪栅极结构和第二伪栅极结构。

可通过以下步骤形成第一伪栅极结构和第二伪栅极结构：在衬底500的第一有源鳍502和第二有源鳍504以及隔离图案520上按次序形成伪栅极绝缘层、伪栅电极层和伪栅极掩模层；利用光致抗蚀图案通过光刻工艺将伪栅极掩模层图案化，以形成第一伪栅极掩模552和第二伪栅极掩模554；以及利用第一伪栅极掩模552和第二伪栅极掩模554作为蚀刻掩模按次序蚀刻伪栅电极层和伪栅极绝缘层。因此，第一伪栅极结构可形成为包括按次序堆叠在衬底500的第一有源鳍502和隔离图案520的在第二方向上邻近于第一有源鳍502的部分上的第一伪栅极绝缘图案532、第一伪栅电极542和第一伪栅极掩模552。第二伪栅极结构可形成为包括按次序堆叠在衬底500的第二有源鳍504和隔离图案520的在第二方向上邻近于第二有源鳍504的部分上的第二伪栅极绝缘图案534、第二伪栅电极544和第二伪栅极掩模554。

伪栅极绝缘层可由例如氧化硅的氧化物形成，伪栅电极层可由例如多晶硅形成，伪栅极掩模层可由例如氮化硅的氮化物形成。伪栅极绝缘层可通过CVD工艺、ALD工艺等形成。可替换地，伪栅极绝缘层可通过对衬底500的上部的热氧化工艺来形成，并且在这种情况下，伪栅极绝缘层可不形成在隔离图案520上，而是可仅形成在第一有源鳍502和第二有源鳍504上。伪栅电极层和伪栅极掩模层也可通过CVD工艺、ALD工艺等形成。

在示例实施例中，第一伪栅极结构和第二伪栅极结构中的每一个可形成为在第二方向上分别在衬底500的第一有源鳍502和第二有源鳍504中的每一个上以及隔离图案520上延伸，并且多个第一伪栅极结构和多个第二伪栅极结构可在第一方向上形成。

还可执行离子注入工艺以在分别邻近第一伪栅极结构和第二伪栅极结构的第一有源鳍502和第二有源鳍504中的每一个的上部形成杂质区。

参照图26至图28，第一栅极间隔件562和第二栅极间隔件564可分别形成在第一伪栅极结构和第二伪栅极结构的侧壁上。另外，第一鳍间隔件572和第二鳍间隔件574可分别形成在第一有源鳍502和第二有源鳍504的侧壁上。

在示例实施例中，第一栅极间隔件562和第二栅极间隔件564以及第一鳍间隔件572和第二鳍间隔件574可通过以下步骤形成：在第一伪栅极结构和第二伪栅极结构、第一有源鳍502和第二有源鳍504以及隔离图案520上形成间隔件层；以及各向异性地蚀刻间隔件层。间隔件层可由例如氮化硅、碳氮化硅等的氮化物形成。

第一栅极间隔件562和第二栅极间隔件564中的每一个可形成在第一方向上彼此相对的第一伪栅极结构和第二伪栅极结构中的每一个的侧壁上，并且第一鳍间隔件572和第二鳍间隔件574中的每一个可形成在第二方向上彼此相对的第一有源鳍502和第二有源鳍504中的每一个的侧壁上。

参照图29至图31，可蚀刻分别邻近第一伪栅极结构和第二伪栅极结构的第一有源鳍502和第二有源鳍504的上部，以分别形成第三凹坑582和第四凹坑584。

具体地说，可利用第一伪栅极结构和第二伪栅极结构以及第一栅极间隔件562和第二栅极间隔件564作为蚀刻掩模来蚀刻第一有源鳍502和第二有源鳍504的上部，以形成第三凹坑582和第四凹坑584。在蚀刻工艺中，也可去除第一鳍间隔件572和第二鳍间隔件574。图29至图31示出了分别在第一有源鳍502和第二有源鳍504中的第一上有源图案502a和第二上有源图案504a被部分地蚀刻，以分别形成第三凹坑582和第四凹坑584。例如，可通过部分地去除第一上有源图案502a和第二上有源图案504a中的每一个以暴露出第一下有源图案502b和第二下有源图案504b中的每一个来形成第三凹坑582和第四凹坑584中的每一个，另外，当形成第三凹坑582和第四凹坑584中的每一个时，可去除第一下有源图案502b和第二下有源图案504b中的每一个的一部分。

参照图32、图33A和图34A，可分别在第一有源鳍502和第二有源鳍504上形成第一源极/漏极层602和第二源极/漏极层604，以分别填充第三凹坑582和第四凹坑584。

在示例实施例中，可通过利用分别通过第三凹坑582和第四凹坑584暴露出的第一有源鳍502和第二有源鳍504的顶表面作为种子的选择性外延生长(SEG)工艺来形成第一源极/漏极层602和第二源极/漏极层604。

在示例实施例中，可通过利用硅源气(例如，二氯硅烷(SiH₂Cl₂)气)和锗源气(例如，锗烷(GeH₄)气)的SEG工艺来形成第一源极/漏极层602以形成单晶硅-锗层。也可使用p型杂质源气(例如，二硼烷(B₂H₆)气)来形成掺有p型杂质的单晶硅-锗层。因此，第一源极/漏极层602可用作PMOS晶体管的源极/漏极区。

在示例实施例中，可通过利用硅源气(例如，二硅烷(Si₂H₆)气)和碳源气(例如，单甲基硅烷(SiH₃CH₃)气)形成单晶碳化硅层的SEG工艺来形成第二源极/漏极层604。可替换地，可通过仅利用硅源气(例如，二硅烷(Si₂H₆)气)形成单晶硅层的SEG工艺来形成第二源极/漏极层604。也可使用例如磷化氢(PH₃)气的n型杂质源气来形成掺有n型杂质的单晶碳化硅层或者掺有n型杂质的单晶硅层。因此，第二源极/漏极层604可用作NMOS晶体管的源极/漏极区。

第一源极/漏极层602和第二源极/漏极层604中的每一个可在竖直方向和水平方向两个方向上生长，因此，不仅可填充第三凹坑582和第四凹坑584中的每一个，而且可接触第一栅极间隔件562和第二栅极间隔件564中的每一个的一部分。第一源极/漏极层602和第二源极/漏极层604中的每一个的上部的沿着第二方向截取的截面的形状可为五边形或六边形。当第一有源鳍502或者第二有源鳍504在第二方向上以短的距离彼此间隔开时，在第二方向上邻近的第一源极/漏极层602或者在第二方向上邻近的第二源极/漏极层604可彼此合并以形成单层。图32、图33A和图34A示出了由在邻近的第一有源鳍502上生长的多个第一源极/漏极层602合并得到的一个第一源极/漏极层602，以及由在邻近的第二有源鳍504上生长的多个第二源极/漏极层604合并得到的一个第二源极/漏极层604。

参照图33B和图34B，第一源极/漏极层602和第二源极/漏极层604的顶表面的高度可彼此不同。

在示例实施例中，第一区I中的第一源极/漏极层602的顶表面可低于第二区II中的第二源极/漏极层604的顶表面。

参照图35至图37，可在第一有源鳍502和第二有源鳍504以及隔离图案520上形成绝缘层610，以覆盖第一伪栅极结构和第二伪栅极结构、第一栅极间隔件562和第二栅极间隔件564以及第一源极/漏极层602和第二源极/漏极层604，并且可将绝缘层610平坦化，直至可分别暴露出第一伪栅极结构和第二伪栅极结构的第一伪栅电极542和第二伪栅电极544的顶表面为止。还可去除第一伪栅极掩模552和第二伪栅极掩模554，并且还可去除第一栅极间隔件562和第二栅极间隔件564的上部。绝缘层610可不完全地填充合并的第一源极/漏极层602与隔离图案520之间的第一空间或者合并的第二源极/漏极层604与隔离图案520之间的第二空间，因此可分别在第一空间和第二空间中形成第一空气间隙612和第二空气间隙614。

绝缘层610可由例如东燃硅氮烷(TOSZ:Tonen SilaZene)的硅的氧化物形成。可通过CMP工艺和/或回蚀工艺来执行平坦化工艺。

参照图38至图40，可去除暴露的第一伪栅电极542和第二伪栅电极544以及它们下方的第一伪栅极绝缘图案532和第二伪栅极绝缘图案534，以形成分别暴露出第一有源鳍502和第二有源鳍504的顶表面以及第一栅极间隔件562和第二栅极间隔件564的内侧壁的第一开口和第二开口。可形成第一栅极结构662和第二栅极结构664以分别填充第一开口和第二开口。

具体地说，在可分别对第一有源鳍502和第二有源鳍504的暴露的顶表面执行热氧化工艺以分别形成第一界面图案622和第二界面图案624之后，可在第一界面图案622和第二界面图案624、隔离图案520、第一栅极间隔件562和第二栅极间隔件564以及绝缘层610上按次序形成栅极绝缘层和功函数控制层，并且可在功函数控制层上形成栅电极层，以分别填充第一开口和第二开口的其余部分。

栅极绝缘层可通过CVD工艺、PVD工艺、ALD工艺等由例如氧化铪、氧化钽、氧化锆等的具有高介电常数的金属氧化物形成。功函数控制层可由金属氮化物或者金属合金(例如，氮化钛、钛铝、钛铝氮化物、氮化钽、钽铝氮化物等)形成，栅电极层可由具有低电阻的材料(例如，诸如铝、铜、钽等的金属，或其金属氮化物)形成。功函数控制层和栅电极层可通过CVD工艺、PVD工艺、ALD工艺等形成。在示例实施例中，还可对栅电极层执行热处理工艺，例如，快速热退火(RTA)工艺、尖峰快速热退火(尖峰RTA)工艺、闪光快速热退火(闪光RTA)工艺或者激光退火工艺。

第一界面图案622和第二界面图案624可通过CVD工艺、PVD工艺、ALD工艺而非热氧化工艺形成，在这种情况下，第一界面图案622和第二界面图案624可不仅分别形成在第一有源鳍502和第二有源鳍504的顶表面上，而且分别形成在隔离图案520的顶表面以及第一栅极间隔件562和第二栅极间隔件564的内侧壁上。

可将栅电极层、功函数控制层和栅极绝缘层平坦化直至可暴露出绝缘层610的顶表面为止，以形成按次序堆叠在第一界面图案622和隔离图案520的顶表面和第一栅极间隔件562的内侧壁上的第一栅极绝缘图案632和第一功函数控制图案642以及填充第一功函数控制图案642上的第一开口的其余部分的第一栅电极652。另外，可形成按次序堆叠在第二界面图案624和隔离图案520的顶表面和第二栅极间隔件564的内侧壁上的第二栅极绝缘图案634和第二功函数控制图案644以及填充第二功函数控制图案644上的第二开口的其余部分的第二栅电极654。

因此，第一栅电极652和第二栅电极654中的每一个的底部和侧壁可由第一功函数控制图案642和第二功函数控制图案644中的每一个覆盖。在示例实施例中，可通过CMP工艺和/或回蚀工艺执行平坦化工艺。

按次序堆叠的第一界面图案622、第一栅极绝缘图案632、第一功函数控制图案642和第一栅电极652可形成第一栅极结构662，并且第一栅极结构662和第一源极/漏极层602可形成PMOS晶体管。另外，按次序堆叠的第二界面图案624、第二栅极绝缘图案634、第二功函数控制图案644和第二栅电极654可形成第二栅极结构664，并且第二栅极结构664和第二源极/漏极层604可形成NMOS晶体管。

参照图41、图42A和图43A，可在绝缘层610、第一栅极结构662和第二栅极结构664以及第一栅极间隔件562和第二栅极间隔件564上按次序形成封盖层670和第一绝缘夹层680，并且第一接触插塞722和第二接触插塞724可穿过绝缘层610和第一绝缘夹层680形成，以分别接触第一源极/漏极层602和第二源极/漏极层604的顶表面。

第一绝缘夹层680可由例如正硅酸乙酯(TEOS)的硅的氧化物形成。

在示例实施例中，第一接触插塞722和第二接触插塞724可通过与参照图1至图11描述的工艺实质上相同或相似的工艺形成。因此，第一接触插塞722和第二接触插塞724可在PMOS区和NMOS区中分别形成为具有彼此实质上共面并且其上无凹坑的顶表面。

第一接触插塞722可包括第一金属图案712和第一阻挡图案702(覆盖第一金属图案712的底部和侧壁)。第二接触插塞724可包括第二金属图案714和第二阻挡图案704(覆盖第二金属图案714的底部和侧壁)。第一金属图案712和第二金属图案714中的每一个可由例如钨、铜、铝等的金属形成，并且第一阻挡图案702和第二阻挡图案704中的每一个可由例如氮化钛、氮化钽等的金属氮化物或者例如钛、钽等的金属形成。

在示例实施例中，第一接触插塞722和第二接触插塞724中的每一个可与第一栅极结构662和第二栅极结构664的侧壁中的每一个上的第一栅极间隔件562和第二栅极间隔件564中的每一个自对齐。

可通过部分地去除第一绝缘夹层680和绝缘层610形成的用于分别形成第一接触插塞722和第二接触插塞724的第一接触孔和第二接触孔可分别将第一源极/漏极层602和第二源极/漏极层604的顶表面暴露出来，并且可在第一源极/漏极层602和第二源极/漏极层604的暴露的顶表面上形成金属层并对其进行热处理。可去除金属层的未反应部分以分别在第一源极/漏极层602和第二源极/漏极层604上形成第一金属硅化物图案692和第二金属硅化物图案694。例如，金属层可由钴、镍、钛、等形成。

参照图42B和图43B，还可分别在第一接触插塞722和第二接触插塞724上形成第一封盖图案725和第二封盖图案727。

在示例实施例中，第一封盖图案725和第二封盖图案727可分别形成在第一金属图案712和第二金属图案714上。第一封盖图案725和第二封盖图案727中的每一个可由例如，钴、钌、钨、钴钨磷等的金属或金属合金形成。

参照图44A和图45A，与图20相似，用作PMOS区的第一区I中的第一接触插塞722的顶表面的第一高度H1可比用作NMOS区的第二区II中的第二接触插塞724的顶表面的第二高度H2低第一差值D1。在示例实施例中，第二高度H2可低于第一高度H1，并且第二高度H2可等于或大于第一高度H1的约80％。也就是说，第一高度H1与第二高度H2之间的第一差值D1可等于或小于第二高度H2的约20％。

参照图44B和图45B，与图33B和图34B相似，第一源极/漏极层602和第二源极/漏极层604的顶表面可具有彼此不同的高度，因此分别接触第一源极/漏极层602和第二源极/漏极层604的顶表面的第一接触插塞722和第二接触插塞724的底部可具有彼此不同的高度。

在当前实施例中，将从第二源极/漏极层604的顶表面至第一接触插塞722和第二接触插塞724的顶表面的距离分别定义为第一高度H1和第二高度H2。

第一高度H1与第二高度H2之间的第一差值D1可等于或小于第二高度H2的约20％，第二高度H2可等于或大于第一高度H1的约80％。

参照图46，可在第一绝缘夹层680以及第一接触插塞722和第二接触插塞724上形成蚀刻停止层720，并且可执行与参照图13所示的工艺实质上相同或相似的工艺。

因此，可在蚀刻停止层720上形成抗蚀图案730，并且可在蚀刻停止层720上形成第二绝缘夹层740以覆盖抗蚀图案730。

例如，蚀刻停止层720可由例如氮化硅、氮氧化硅、氧碳氮化硅等的氮化物形成。

参照图47，可执行与参照图14至图16描述的工艺实质上相同或相似的工艺。

因此，第二绝缘夹层740可转变为第二绝缘夹层图案745。

参照图48，可部分地去除第二绝缘夹层图案745和其下方的蚀刻停止层720，以形成分别暴露出第一接触插塞722和第二接触插塞724以及抗蚀图案730的顶表面的第三开口753和第四开口755。

参照图49，可执行与参照图5描述的工艺实质上相同或相似的工艺。

因此，阻挡层760可形成在第一接触插塞722和第二接触插塞724以及抗蚀图案730的暴露的顶表面、第三开口753和第四开口755的侧壁、第二绝缘夹层图案745的顶表面上，并且金属层770可形成在阻挡层760上以填充第三开口753和第四开口755。

参照图50A，可执行与参照图6至图8描述的工艺实质上相同或相似的工艺。

因此，第三接触插塞787可形成在第一接触插塞722和第二接触插塞724之一的顶表面上，并且第四接触插塞789可形成在抗蚀图案730的顶表面上。不仅形成在NMOS区II中而且形成在PMOS区I中的第三接触插塞787和第四接触插塞789中的每一个上可不具有凹坑。

第三接触插塞787可包括第三金属图案777和覆盖第三金属图案777的底部和侧壁的第三阻挡图案767，并且第四接触插塞789可包括第四金属图案779和覆盖第四金属图案779的底部和侧壁的第四阻挡图案769。第三金属图案777和第四金属图案779中的每一个可由例如钨、铜、铝等的金属形成，并且第三阻挡图案767和第四阻挡图案769中的每一个可由例如氮化钛、氮化钽等的金属氮化物或者例如钛、钽等的金属形成。

参照图50B，与图42B和图43B中的相似，可分别在第三接触插塞787和第四接触插塞789上形成第三封盖图案786和第四封盖图案788。

参照图51和图52A，与图20中的相似，PMOS区I中的第三接触插塞787和第四接触插塞789的顶表面的第三高度H3可比NMOS区II中的第三接触插塞787和第四接触插塞789的顶表面的第四高度H4低第二差值D2。在示例实施例中，第二差值D2可等于或小于第四高度H4的约20％。例如，第三高度H3可等于或大于第四高度H4的约80％。

参照图52B，除PMOS区I中的第三接触插塞787和第四接触插塞789的顶表面的第三高度H3可低于NMOS区II中的第三接触插塞787和第四接触插塞789的顶表面的第四高度H4之外，与图44B和图45B中的相似，第一源极/漏极层602和第二源极/漏极层604的顶表面可具有彼此不同的高度。因此，分别接触第一源极/漏极层602和第二源极/漏极层604的顶表面的第一接触插塞722和第二接触插塞724的底部可具有彼此不同的高度。

参照图53A，可在第二绝缘夹层图案745以及第三接触插塞787和第四接触插塞789上形成第三绝缘夹层790，并且布线820可穿过第三绝缘夹层790形成，以完成半导体装置。

例如，第三绝缘夹层790可由氧化硅形成。可替换地，第三绝缘夹层790可由低k介电材料(例如，掺碳氧化硅(SiCOH)或者掺氟氧化硅(F-SiO₂))、多孔氧化硅、自旋有机聚合物或者无机聚合物(例如，氢倍半硅氧烷(HSSQ)、甲基倍半硅氧烷(MSSQ))等形成。

布线820可包括第五金属图案810和覆盖第五金属图案810的底部和侧壁的第五阻挡图案800。第五金属图案810可由例如铜、铝、钨等的金属形成，并且第五阻挡图案800可由例如氮化钛、氮化钽等的金属氮化物或者例如钛、钽等的金属形成。

参照图53B，与图42B和图43B中的相似，还可在布线820上形成第五封盖图案830。

通过总结和回顾的方式，可在将浆料喷洒至抛光垫上的同时通过将晶圆按压至抛光垫上并且旋转晶圆来执行CMP工艺。在执行CMP工艺之后，可利用去离子水清洁抛光垫以去除抛光垫中的残留物。在清洁处理中，钨接触插塞的一部分可被去除而形成凹坑，并且包括该钨接触插塞的半导体装置会具有差的可靠性。

实施例可提供一种形成具有良好的可靠性的插塞的方法。

实施例可提供一种制造具有良好的可靠性的半导体装置的方法。

实施例可提供一种用于制造具有良好的可靠性的半导体装置的抛光室。

实施例可提供一种具有良好的可靠性的半导体装置。

根据示例实施例，在可通过CMP工艺形成的金属插塞上可不形成凹坑，因此包括该金属插塞的半导体装置可具有提高的可靠性。

以上半导体装置及其制造方法可应用于包括接触插塞和/或布线的各种存储器装置及其制造方法。例如，半导体装置可应用于诸如中央处理单元(CPU)、主处理单元(MPU)或者应用处理器(AP)等的逻辑装置的接触插塞和/或布线。另外，半导体装置可应用于诸如DRAM装置或者SRAM装置的易失性存储器装置的接触插塞和/或布线，或者诸如闪速存储器装置、PRAM装置、MRAM装置、RRAM装置等的非易失性存储器装置的接触插塞和/或布线等。

本文公开了示例实施例，虽然采用了特定术语，但是应该仅按照一般和描述性含义而不是为了限制的目的使用和解释它们。在一些情况下，本领域普通技术人员之一应该清楚，除非另外明确地指示不是这样，否则随着本申请的提交，结合特定实施例描述的特征、特性和/或元件可单独使用或者与结合其它实施例描述的特征、特性和/或元件结合使用。因此，本领域技术人员应该理解，在不脱离由权利要求阐述的本发明的精神和范围的情况下，可作出形式和细节上的各种改变。