用于集成电路图案化的方法与流程

文档序号:12180115阅读:来源:国知局

技术特征:

1.一种图案化衬底的方法,所述方法包括:

在所述衬底上方形成硬掩模层;

在所述硬掩模层上方形成第一材料层;

在所述第一材料层中形成沟槽;

利用离子束穿过所述沟槽处理所述硬掩模层,其中,对于蚀刻工艺而言所述硬掩模层的被处理的部分的蚀刻速率降低,同时对于所述蚀刻工艺而言所述硬掩模层的未被处理的部分的蚀刻速率保持大致不变;

在处理所述硬掩模层之后,去除所述第一材料层;

利用所述蚀刻工艺去除所述硬掩模层的所述未被处理的部分,从而在所述衬底上方形成硬掩模;以及

利用所述硬掩模作为蚀刻掩模来蚀刻所述衬底。

2.根据权利要求1所述的方法,其中,所述离子束是具有从约1.0kV到约50kV的离子能量和从约1×e13离子/cm2到约1×e16离子/cm2的离子剂量的B离子束或BF2离子束。

3.根据权利要求1所述的方法,其中,以从约0度到约45度的范围的倾斜角来提供所述离子束。

4.根据权利要求1所述的方法,其中,所述离子束是B、BF2、C、P、In、Ge、As、Si和Yb中的一种。

5.根据权利要求1所述的方法,其中,所述硬掩模层包括非晶硅(a-Si)以及所述离子束是B和BF2中的一种。

6.根据权利要求5所述的方法,其中,所述蚀刻工艺使用氢氧化铵和四甲基氢氧化铵中的一种。

7.根据权利要求6所述的方法,其中,所述第一材料层包括硅、氢、氧和碳。

8.根据权利要求1所述的方法,其中,所述硬掩模层包括氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)、碳氮化硅(SiCN)、碳化硅(SiC)或它们的组合。

9.一种图案化衬底的方法,所述方法包括:

在所述衬底上方形成硬掩模层,其中,所述硬掩模层包括非晶硅;

在所述硬掩模层上方形成第一材料层;

在所述第一材料层中形成沟槽,所述沟槽暴露所述硬掩模层的第一部分;

利用离子束处理所述第一部分,使得对于蚀刻剂而言所述第一部分的蚀刻速率降低,同时对于所述蚀刻剂而言所述硬掩模层的未被处理的部分的蚀刻速率保持大致不变,其中,所述离子束是B离子束和BF2离子束中的一种;

在处理所述第一部分之后,去除所述第一材料层;

利用所述蚀刻剂去除所述硬掩模层的所述未被处理的部分,从而在所述衬底上方形成硬掩模;以及

利用所述硬掩模作为蚀刻掩模来蚀刻所述衬底。

10.一种图案化衬底的方法,所述方法包括:

在所述衬底上方形成硬掩模层,其中,所述硬掩模层包括非晶硅;

在所述硬掩模层上方形成第一材料层;

在所述第一材料层中形成沟槽,所述沟槽暴露所述硬掩模层的第一部分;

利用离子束处理所述第一部分,使得对于蚀刻剂而言所述第一部分的蚀刻速率降低,同时对于所述蚀刻剂而言所述硬掩模层的未被处理的部分的蚀刻速率保持大致不变,其中,所述离子束是B离子束和BF2离子束中的一种;以及其中,所述蚀刻剂包括氢氧化铵和四甲基氢氧化铵中的一种;

在处理所述第一部分之后,去除所述第一材料层;

利用所述蚀刻剂去除所述硬掩模层的所述未被处理的部分,从而在所述衬底上方形成硬掩模;

利用所述硬掩模作为蚀刻掩模来蚀刻所述衬底。

当前第2页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1