功率半导体芯片以及用于制造功率半导体芯片的方法与流程

本发明涉及功率半导体芯片、用于制造功率半导体芯片的方法以及功率半导体器件。

背景技术：

在本领域中通常通过超声键合来实现功率半导体芯片到外界的电连接，其中铝线被键合到功率半导体芯片的铝金属化部。通过超声键合，铝线受到压力和振动而与功率半导体芯片的铝金属化部熔接结合。在该过程中，在铝线和功率半导体芯片的铝金属化部之间形成摩擦焊接连接。

鉴于铜相对于铝的更大导电性和伴随的更低电损耗，在技术上有利的是使用铜线而不是铝线，因此要使用铜线用于超声键合。考虑到铜线具有比功率半导体芯片的铝金属化部更大的硬度，并且考虑到在键合过程中铜线需要在功率半导体芯片的铝金属化方向上接受压力，可能对设置在铝金属化部下方的功率半导体芯片的半导体区域造成损坏。

为了避免这种情况，DE 10 2006 023 167 B3提出使用设有厚金属覆盖层(例如铝)的铜线进行键合，金属覆盖层具有比铜线低的硬度。在键合连接中，铜线通过铜线的厚金属覆盖层熔合地结合到功率半导体芯片的铝金属化部，该金属覆盖层设置在铜线和功率半导体芯片的铝金属化部之间。金属的厚金属覆盖层相对于铜线是软的，其在键合期间用作弹性机械缓冲器，减小在铜线键合期间在功率半导体芯片上产生的局部高压力负载。在此其缺点是生产具有这种厚金属覆盖层的铜线在技术上是昂贵的和不方便的。

技术实现要素：

本发明的目的在于提供一种具有金属化部的功率半导体芯片，其中不具有厚金属覆盖层的铜线可以可靠地键合到所述金属化部，而不会在键合过程中损坏功率半导体芯片。

该目的通过一种功率半导体芯片来实现，所述功率半导体芯片具有半导体部件主体并且具有多层金属化部，该多层金属化部布置在半导体部件主体上并且具有布置在半导体部件主体上方的镍层。

此外，该目的通过一种用于制造功率半导体芯片的方法来实现，该方法包括以下方法步骤：

a)提供半导体部件主体；

b)将含铝的第一金属层施加到所述半导体部件主体；

c)将为铬层、铌层或钒层形式的第二金属层施加到所述第一金属层，以及将为铜层、银层、钯层、铁层或锌层形式的第三金属层施加到第二金属层，并且通过基于电流的电镀将镍层施加到第三金属层，或者将为铬层、铌层或钒层形式的第二金属层施加到第一金属层，以及将由镍、钛、氮化钛、钨或氮化钨构成的中间层施加到第二金属层，以及将为铜层、银层、钯层、铁层或锌层形式的第三金属层施加到中间层，并且通过基于电流的电镀将镍层施加到第三金属层；或者

d)通过基于电流的电镀将镍层施加到所述第一金属层。

更具体地，本发明的目的在于提供一种包括功率半导体芯片和铜线的功率半导体器件，其中铜线被键合(更具体地被超声键合)到功率半导体芯片的金属化部，铜线与功率半导体芯片的金属化部的键合连接具有高机械强度。

本发明的有利改进将从从属权利要求变得明晰。

类似于功率半导体芯片的有利改进，该方法的有利改进将变得明晰，反之亦然。

如果金属化部具有布置在半导体部件主体上的含铝的第一金属层，镍层布置在第一金属层上，则被证实是有利的。第一金属层可更具体地布置在半导体部件主体的半导体材料上并且因此可与半导体部件主体的半导体材料机械接触。

如果金属化部具有为铬层、铌层或钒层形式的第二金属层，以及布置在第二金属层上且为铜层、银层、钯层、铁层或锌层形式的第三金属层，所述镍层布置在所述第三金属层上，则被进一步证实是有利的。通过这种方式，提供高度机械稳固的层序列。

下述被进一步证实是有利的，即金属化部具有第二金属层、中间层以及第三金属层，所述第二金属层为铬层、铌层或钒层的形式，所述中间层布置在第二金属层上并且由镍、钛、氮化钛、钨或氮化钨构成，所述第三金属层布置在所述中间层上并且为铜层、银层、钯层、铁层或锌层的形式，所述镍层布置在第三金属层上。通过这种方式，提供非常高机械强度的层序列。如果第二金属层采取铬层的形式以及第三金属层采取银层的形式，并且如果中间层由镍构成，则提供极其高度机械稳固的层序列。

在本文中，如果中间层具有200nm至3000nm的厚度，则被证实是有利的，因为该厚度代表中间层的技术上特别有效的厚度。

如果金属化部具有布置在半导体部件主体上的含铝的第一金属层，第二金属层设置在第一金属层上，则被进一步证实是有利的。由第二金属层和第三金属层构成或由第二金属层、中间层和第三金属层构成的中间层序列给予镍层到第一金属层的机械上非常稳定的间接接合。第一金属层可更具体地布置在半导体部件主体的半导体材料上，并且因此可与半导体部件主体的半导体材料机械接触。

如果金属化部具有布置在镍层上的钯层，则被进一步证实是有利的，因为在这种情况下镍层被很好地受到保护防止氧化。

对此，如果金属化部具有布置在钯层上的金层，则被进一步证实是有利的。金层可靠地防止碳在钯上的催化积聚。

如果金属化部具有布置在镍层上的金层，则被进一步证实是有利的，因为在这种情况下镍层被很好地受到保护防止氧化。

如果镍层具有至少5μm的厚度并且更具体地具有至少10μm的厚度，则被进一步证实是有利的，因为在这种情况下镍层具有特别高的机械强度。镍层例如可具有5μm至50μm的厚度。

此外，如果第二金属层具有10nm至100nm的厚度，则被证实是有利的，因为该厚度代表第二金属层的技术上特别有效的厚度。

此外，如果第三金属层具有100nm至2000nm的厚度，则被证实是有利的，因为该厚度代表第三金属层的技术上特别有效的厚度。

下述被进一步证实是对功率半导体器件有利的，即其具有本发明的功率半导体芯片和铜线，铜线被键合到金属化部的镍层、更具体地被超声键合到金属化部的镍层，铜线的铜与镍层的镍接触，因为铜线通过键合连接、更具体地通过超声键合连接非常可靠地结合到镍层。

如果将钯层施加到镍层，则被进一步证实是有利的，因为在这种情况下镍层被很好地受到保护防止氧化。

对此，如果将金层施加到钯层，则被进一步证实是有利的。金层可靠地防止碳在钯上的催化积聚。

如果将金层施加到镍层，则进一步证实是有利的，因为在这种情况下镍层被良好地受到保护防止氧化。

此外，对于用于制造功率半导体器件的方法而言有利的是，所述方法包括本发明的用于制造功率半导体芯片的方法，其包括以下进一步的方法步骤，其在用于制造功率半导体芯片的方法之后进行，在用于制造功率半导体芯片的方法期间施加的层，更具体地金属层，一起形成金属化部：

h)将铜线键合到金属化部的镍层，更具体地超声键合到金属化部的镍层，铜线的铜与镍层的镍接触。

铜线通过键合连接，更具体地通过超声键合连接，非常可靠地结合到镍层。

附图说明

本发明的示例性实施例在附图中示出并且在下面更详细地阐述。在附图中：

图1示出了本发明的功率半导体芯片的截面图；

图2示出了具有本发明功率半导体芯片的功率半导体器件的截面图，其中铜线键合到其金属化部。

具体实施方式

图1示出本发明的功率半导体芯片1的截面图。该功率半导体芯片1具有半导体部件主体2，多层金属化部10布置在其上。金属化部10具有布置在半导体部件主体2上方的镍层6。在半导体部件主体2和镍层6之间，金属化部10可具有任意数量的导电层，更具体地是金属层。金属化部10的目的是将功率半导体芯片1电连接到外界。

半导体部件主体2例如可采取二极管、晶体管或晶闸管的形式。半导体部件主体2例如包括诸如硅或碳化硅的半导体材料。半导体部件主体2例如优选至少基本上由诸如硅或碳化硅的半导体材料构成。例如可有一个或多个电绝缘层，诸如氧化物层或聚酰亚胺层，作为半导体部件主体2的组成部分布置在半导体材料上。此外，还可有至少一个金属层，例如更具体地由钨、钛或钛-钨合金组成的至少一个金属层，作为半导体部件主体2的组成部分布置在半导体材料上或布置在电绝缘层上。然而，对此而言，应当明确指出的是，不管怎样可选地与此不同，若将镍层6布置在导电层上并且因此与该层机械接触，该导电层例如可为金属层的形式，对于本发明的目的而言，该层始终是金属化部10的组成部分，而不是半导体部件主体2的组成部分；对于本发明目的而言，在这种情况下半导体部件主体2的半导体材料不被认为是层。半导体部件主体2的厚度优选为30μm至700μm，更优选为60μm至300μm。

金属化部10可具体布置在半导体部件主体2的半导体材料上并且因此可与半导体部件主体2的半导体材料机械接触。

金属化部10具有布置在半导体部件主体2上的含铝的第一金属层3，镍层6布置在第一金属层3上。金属化部10可在第一金属层3和镍层6之间具有任意数量的导电层，更具体地是金属层。

金属化部10可具有为铬、铌或钒层形式的第二金属层4和布置在第二金属层4上并且为铜层、银层、钯层、铁层或锌层形式的第三金属层5，镍层6布置在第三金属层5上。第三金属层5与第二金属层4机械接触。

作为对此的替代方案，金属化部10可具有第二金属层4、中间层13以及第三金属层5，第二金属层4为铬、铌或钒层的形式，中间层13布置在第二金属层4上并且由镍、钛、氮化钛、钨或氮化钨构成，第三金属层5布置在中间层13上并且为铜层、银层、钯层、铁层或锌层的形式，镍层6布置在第三金属层5上。中间层13与第二金属层4并与第三金属层5机械接触。中间层13优选具有200nm至3000nm的厚度，更具体是1500nm的厚度。

金属化部10可在半导体部件主体2和第二金属层4之间具有任意数量的导电层，更具体是金属层。金属化部10例如可具有布置在半导体部件主体2上的含铝的第一金属层3，第二金属层4布置在第一金属层3上。第一金属层3可具体地布置在半导体部件主体2的半导体材料上。

金属化部10可具有布置在镍层6上的钯层7。金属化部10可具有布置在钯层7上的金层8。

或者，金属化部10可具有布置在镍层6上的金层。

应当指出的是，总体而言，金属化部10的所有层，特别包括镍层6的所有层，可例如通过本领域内常规的方法制造，并且该常规的方法通常已知用于层的生产，例如诸如气相沉积或溅射。

下面具体描述金属化部10的一个有利实施例的金属层的有利的形成。

在用于制造功率半导体芯片1的第一方法步骤中，提供半导体部件主体2。在随后的另一方法步骤中，将含铝的第一金属层3施加到半导体部件主体2，更具体地施加到半导体部件主体2的半导体材料。第一金属层3由铝或铝合金(例如AlSi)构成。可例如通过电子束气相沉积过程施加第一金属层3。第一金属层3优选具有100nm至8000nm的厚度，更具体地具有1000nm至5000nm的厚度。第一金属层3与半导体部件主体2机械接触。

在随后的另一方法步骤中，例如通过电子束气相沉积过程，将为铬、铌或钒层形式的第二金属层4施加到第一金属层3。在这一点上应当指出，对于本发明的目的而言，铬、铌或钒层不仅指由所提及的化学元素构成的层，而且还指由所述化学元素与一种或多种其它化学元素的合金构成的层。第二金属层4优选具有10nm至100nm的厚度，更具体地具有50nm的厚度。第二金属层4与第一金属层3机械接触。

随后例如通过电子束气相沉积过程，将为铜层、银层、钯层、铁层或锌层形式的第三金属层5施加到第二金属层4。在这一点上可指出对于本发明的目的而言，铜层、银层、钯层、铁层或锌层不仅指由所提及的化学元素构成的层，而且还指由所述化学元素与一种或多种其它化学元素的合金构成的层。第三金属层5优选具有100nm至2000nm的厚度，更具体地具有600nm至1500nm的厚度。第三金属层5与第二金属层4接触。

作为对此的替代方案，在随后的进一步的方法步骤中，例如通过电子束气相沉积过程，将为铬、铌或钒层形式的第二金属层4施加到第一金属层3，以及将由镍、钛、氮化钛、钨或氮化钨构成的中间层13施加到第二金属层4，并且将为铜层、银层、钯层、铁层或锌层形式的第三金属层5施加到中间层13。

随后通过基于电流的电镀将镍层6施加到第三金属层5。为此目的，除了第三金属层5之外，到目前为止存在的功率半导体芯片的元件优选地用电绝缘防护漆覆盖。在电镀中形成阴极的第三金属层5随后被放置成与电压源的负电端子导电地连接。至此存在的功率半导体芯片的元件随后被浸入到电解液中。

用于基于电流的电镀来施加镍层6的合适的电解液例如是氯化镍(II)六水合物NiCl₂*6H₂O、七水合硫酸镍(II)NiSO₄*7H₂O和硼酸(H₃BO₃)的混合物。连接到电压源的正电端子的阳极可例如采取可溶性阳极的形式并且由镍构成，镍例如可以散装材料的颗粒形式存在。

镍层6与第三金属层5机械接触。

由第二金属层4和第三金属层5构成的中间层序列给予镍层6到第一金属层3的非常良好的间接连接。经由第二金属层4和第三金属层5，镍层6以机械上非常稳定的方式连接到第一金属层3。由第二金属层4和第三金属层5以及镍层6构成的本发明的层序列因此具有极强的机械强度，因此甚至允许铜线11(参见图2)以特别可靠的方式键合到金属化部10的镍层6，例如通过超声键合过程、具体是通过超声楔焊键合到金属化部10的镍层6，该铜线11没有厚的、特别是软的金属覆盖层。

由第二金属层4和第三金属层5以及中间层13构成的替代中间层序列允许镍层6到第一金属层3的非常好的间接连接。经由第二金属层4、经由中间层13且经由第三金属层5，镍层6以机械上非常稳定的方式连接到第一金属层3。由第二金属层4和第三金属层5以及中间层13以及镍层6构成的本发明的替代方案层序列因此具有极强的机械强度，甚至允许铜线11(参见图2)以特别可靠的方式键合到金属化部10的镍层6，例如通过超声键合过程、具体是通过超声楔焊键合到金属化部10的镍层6，该铜线11没有厚的、特别是软的金属覆盖层。

作为对此的替代方案，也可以不施加第二金属层4和第三金属层5，并且在将含铝的第一金属层3施加到半导体部件主体2之后，可通过基于电流的电镀将镍层6施加到第一金属层3。在这种情况下，镍层6的厚度应当优选地比当存在第二金属层4和第三金属层5以及可选地存在中间层13时更厚，并且因此应当优选地通过基于电流的电镀比当存在第二金属层4和第三金属层5时更厚地施加。在该替代方案的情况下，镍层6与第一金属层3机械接触。

镍层6优选具有至少5μm的厚度，更具体地具有至少10μm的厚度。镍层6例如可具有5μm至50μm的厚度。在示例性实施例中，镍层6的厚度为20μm。根据本发明，通过基于电流的电镀施加镍层6，相对于本领域内用于施加金属层的常规过程(溅射等)，该层可特别厚地、经济地且对半导体部件主体2无应力地(不暴露于热、辐射、压力和/或温度)施加，因此镍层6具有特别的机械稳定性。

在随后的另一方法步骤中，为了防止镍层6的氧化的目的，例如可将钯层7施加到镍层6，随后在另一方法步骤中，金层8可施加到钯层7。例如可通过标准ENIPIG(Electroless Nickel Immersion Palladium Immersion Gold，化学镀镍浸钯浸金)过程进行钯层7和金层8的施加。金防止碳在钯上的催化积聚。钯层7与镍层6机械接触。金层8与钯层7接触。钯层7优选具有5nm至100nm的厚度，更具体地10nm至60nm的厚度。金层8的厚度优选为10nm至200nm，更优选为20nm至120nm。

作为对此的替代方案，在随后的另一方法步骤中，也可将金层8直接施加到镍层6(图中未示出)。这例如可通过标准ENIG(Electroless Nickel Immersion Gold，化学镀镍浸金)过程进行。在这种情况下，金层8与镍层6机械接触。在这种情况下，布置在第四金属层6上的金层8优选具有20nm至150nm的厚度，更具体地50nm至100nm的厚度。

钯层7由钯构成，且金层8由金构成。

图2示出包括本发明的功率半导体芯片1的功率半导体器件9的截面图，其中铜线7被键合到所述芯片1上的金属化部10的镍层6、更具体地被超声键合到所述芯片1上的金属化部10的镍层6。

在这一点上应当指出的是，对于本发明的目的而言，铜线是由铜构成的或由主要成分是铜的铜合金构成的线。该铜线可选地被包覆以受到保护防止氧化，例如由至少一个薄的覆盖层包覆，在铜线11键合到功率半导体芯片1的金属化部10时，该覆盖层在铜线11与功率半导体芯片1的金属化部10接触的区域中被铜线11的快速振动运动磨掉。铜线优选具有100μm至500μm的直径。在示例性实施例中，铜线的直径为300μm。

以下描述功率半导体器件9的制造方法，其中用于制造功率半导体器件9的方法包括以上描述的用于制造功率半导体芯片1的方法，并且在制造功率半导体芯片1的方法之后，存在将铜线11键合到金属化部10，更具体地超声键合、更具体地超声楔焊键合到金属化部10，并且在键合发生之后，铜线11的铜与铜线11的金属化部10的接触。在示例性实施例中，在将铜线11键合到功率半导体芯片1的金属化部10的过程中，存在的金层8和存在的钯层7被铜线11的快速振动运动磨掉，因此发生铜线11到金属化部10的镍层6的键合、更特别是超声键合。铜线11的铜在此与镍层6的镍接触。铜线11的铜与镍层6的镍的接触在此通常以由铜线11的铜和由镍层6的镍形成的金属间相12或合金12的形式存在。对于本领域内的技术人员而言令人吃惊的是，在此产生的效果是，铜线11到镍层6的键合，更具体地超声键合，产生强度非常高的键合的铜-镍连接。铜线11到镍层6的这种键合，更具体地超声键合，可以在接受相对低的铜线11的压力下进行，并且因此在键合、更具体地超声键合期间，避免对功率半导体芯片1的损坏，特别是避免对半导体部件主体2的损坏。此外，相对于作为金属化部的键合连接层的铜层，镍层具有更大机械稳定性的优点，这允许采取相同层厚度的镍层比铜层在键合时接受更大的压力。

然而，非常普遍地，在这一点上可再次明确指出的是，在本发明的上下文中，金属化部10的所有层，特别是包括镍层6的所有层，可通过本领域内常规的方法制造，并且该常规的方法通常已知用于生产层，例如诸如气相沉积或溅射。对于本发明而言的要点在于，金属化部10包括镍层6，从而产生铜线11可键合、更具体地超声键合到的镍层。铜线11的铜在此与镍层6的镍接触。铜线11的铜与镍层6的镍的接触在此通常以由铜线11的铜和由镍层6的镍形成的金属间相12或者合金12的形式存在。对于本领域内的技术人员而言令人吃惊的是，在此产生的效果是，铜线11到镍层6的键合，更具体地超声键合，产生强度非常高的键合的铜-镍连接。在本发明的上下文中，金属化部10的所有其它层可以任何方式形成，而其余的所述层和所述层序列在这种情况下特别有利。此外，所述的金属化部10的层的产生也是特别有利的。

在这一点上应当指出的是，当然本发明的不同示例性实施例的特征可以彼此任意地组合，只要特征不是相互排斥的即可。

应当指出的是，镍层至少基本上由镍构成。还应当指出的是，镍层优选由镍构成，并且如果它由镍构成，则更具体地具有大于99.9重量％镍的镍含量。