1.一种优化表面电场的沟槽式势垒肖特基结构，包括位于半导体基板上的元胞沟槽（A）、有源区（B）和终端耐压环（C），终端耐压环（C）环绕包围有源区（B）和元胞沟槽（A）；其特征是：在所述沟槽式势垒肖特基结构的截面上，包括N型衬底（1）、设置于N型衬底（1）上表面的N型外延层（2）、位于N型外延层（2）上表面的势垒金属（5）、位于势垒金属（5）上表面的正面金属（6）、以及位于N型衬底（1）背面的背面金属（7）；
所述元胞沟槽（A）包括设置于N型外延层（2）上部的沟槽（11），在沟槽（11）的内壁和顶部的表面生长一层氧化层（3），在沟槽（11）内腔中淀积导电多晶硅（4），在沟槽（11）顶部表面的氧化层（3）上设有多晶硅遮挡层（9）；在所述有源区（B）的垫垒金属（5）下方形成一个P型注入区（8），该P型注入区（8）位于N型外延层（2）的上部。
2.如权利要求1所述的优化表面电场的沟槽式势垒肖特基结构，其特征是：所述多晶硅遮挡层（9）的长度为0.1～0.3μm。
3.如权利要求1所述的优化表面电场的沟槽式势垒肖特基结构，其特征是：所述沟槽（11）深度为1～4μm，沟槽（11）开口尺寸为0.4～1.2μm。
4.如权利要求1所述的优化表面电场的沟槽式势垒肖特基结构，其特征是：所述氧化层（3）的厚度为1000~4000 Å。
5.如权利要求1所述的优化表面电场的沟槽式势垒肖特基结构，其特征是：所述多晶硅遮挡层（9）的长度为0.1～0.3μm。
6.如权利要求1所述的优化表面电场的沟槽式势垒肖特基结构，其特征是：所述势垒金属（5）采用Ti、Ni或Pt。