技术特征：
技术总结
本发明与使用环境相适应地配置输入输出端子。半导体模块(5)安装于主基板(3)的表层布线层(30a)的表面。配置于半导体模块(5)的模块第一边(2a)侧的第一模块端子组(11)和配置于主基板(3)的基板第一边(3a)侧的第一基板端子组(301)通过形成于表层布线层(30a)的第一表层布线图案(311)连接，配置于模块第二边(2c)侧的第二模块端子组(12)和配置于基板第二边(3c)侧的第二基板端子组(302)通过形成于表层布线层(30a)的第二表层布线图案(312)连接。
技术研发人员：成濑峰信
受保护的技术使用者：爱信艾达株式会社
技术研发日：2016.08.31
技术公布日：2018.04.24