一种阵列基板、显示面板和显示装置的制作方法

本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板和显示装置。

背景技术：

目前随着消费者要求的不断提升，对于显示产品而言，市场需求逐渐的倾向于大尺寸，超高分辨率的趋势。然而随着显示面板尺寸的增加以及分辨率的提升，对于传输信号而言，信号强度的衰减问题愈发严重，即靠近信号线输入端和远离信号线输入端的亚像素单元的充电时间不一致，从而使得整个显示面板上的亚像素单元充电不均匀，导致显示效果差。

技术实现要素：

有鉴于此，本发明提供一种阵列基板、显示面板和显示装置，用于解决现有的显示面板上的亚像素单元充电不均匀，导致显示效果差的问题。

为解决上述技术问题，本发明提供一种阵列基板，包括多条信号线，每一所述信号线连接多个亚像素单元，所述多条信号线中包括第一信号线，与每一所述第一信号线连接的多个亚像素单元被划分成至少两个分组，每一所述分组中包括至少一个亚像素单元，靠近所述第一信号线的信号输入端的分组中的亚像素单元的公共电极和像素电极的正对面积，大于远离所述第一信号线的信号输入端的分组中的亚像素单元的公共电极和像素电极的正对面积。

优选地，所述信号线为栅线和/或数据线。

优选地，所述第一信号线对应的至少两个分组中包括第一分组和第二分组，所述第一分组靠近所述第一信号线的信号输入端，所述第二分组远离所述第一信号线的信号输入端，所述第一分组中的亚像素单元包括透明的像素电极，与所述像素电极异层设置的透明的公共电极，所述第一分组中的亚像素单元的像素电极和公共电极形成存储电容，所述第二分组中的亚像素单元包括透明的像素电极，与所述像素电极同层设置的透明的公共电极，以及与所述像素电极异层设置的不透明的公共电极线，所述第二分组中的亚像素单元的像素电极和公共电极线形成存储电容。

优选地，所述第一分组中的亚像素单元的公共电极为板状，像素电极为梳状，所述第二分组中的亚像素单元的像素电极和公共电极均为梳状，并且像素电极和公共电极的梳状电极交叉间隔设置。

优选地，所述第一信号线对应的至少两个分组中的每一所述亚像素单元均包括异层设置的透明的像素电极和透明的公共电极，每一所述亚像素单元的像素电极的尺寸相同，从靠近所述第一信号线的信号输入端至远离所述第一信号线的信号输入端的方向上，所述至少两个分组中的亚像素单元的公共电极的尺寸逐渐减小。

优选地，所述第一信号线对应的至少两个分组中包括第一分组和第二分组，所述第一分组靠近所述第一信号线的信号输入端，所述第二分组远离所述第一信号线的信号输入端，所述第一分组中的亚像素单元的公共电极为板状，所述第二分组中的像素电极的公共电极为梳状。

本发明还提供一种显示面板，包括上述阵列基板。

本发明还提供一种显示装置，包括阵列基板和驱动单元，所述阵列基板为上述阵列基板，所述驱动单元与所述阵列基板上的信号线的信号输入端连接。

优选地，所述信号线为栅线或数据线，所述驱动单元设置于所述阵列基板的一侧或设置于所述阵列基板的相对的两侧，所述第一信号线对应的至少两个分组中，从靠近所述驱动单元至远离所述驱动单元的方向上，亚像素单元的公共电极和像素电极的正对面积逐渐变小。

优选地，所述信号线包括栅线和数据线，所述驱动单元包括栅极驱动单元和源极驱动单元，所述栅极驱动单元设置于所述阵列基板的相对的两侧，所述源极驱动单元设置于所述阵列基板的相对的另两侧，位于所述阵列基板中部区域的亚像素单元的公共电极和像素电极的正对面积小于位于所述阵列基板边缘区域的亚像素单元的公共电极和像素电极的正对面积。

本发明的上述技术方案的有益效果如下：

由于靠近信号输入端的亚像素单元对应的信号衰减较小，所以实际的充电时间长，因而，本发明实施例中，将靠近信号输入端的亚像素单元的公共电极和像素电极的正对面积设置的较大，以形成较大的存储电容。而，远离信号输入端的亚像素单元对应的信号衰减较大，实际的充电时间短，因而，本发明实施例中，将远离信号输入端的亚像素单元的公共电极和像素电极的正对面积设置的较小，以形成较小的存储电容，从而解决现有的大尺寸显示面板充电困难，以及充电不均匀的问题。

附图说明

图1为本发明实施例一的阵列基板的结构示意图；

图2为本发明实施例二的阵列基板的结构示意图；

图3为本发明实施例三的阵列基板的结构示意图；

图4为本发明实施例四的阵列基板的结构示意图；

图5为本发明实施例中的阵列基板上的一种亚像素单元的结构示意图；

图6为本发明实施例中的阵列基板上的另一种亚像素单元的结构示意图；

图7-图10为图5和图6中的阵列基板制作方法示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种阵列基板的，该阵列基板包括多条信号线，每一所述信号线连接多个亚像素单元，所述多条信号线中包括第一信号线，与每一所述第一信号线连接的多个亚像素单元被划分成至少两个分组，每一所述分组中包括至少一个亚像素单元，靠近所述第一信号线的信号输入端的分组中的亚像素单元的公共电极和像素电极的正对面积，大于远离所述第一信号线的信号输入端的分组中的亚像素单元的公共电极和像素电极的正对面积。

由于靠近信号输入端的亚像素单元对应的信号衰减较小，所以实际的充电时间长，因而，本发明实施例中，将靠近信号输入端的亚像素单元的公共电极和像素电极的正对面积设置的较大，以形成较大的存储电容。而，远离信号输入端的亚像素单元对应的信号衰减较大，实际的充电时间短，因而，本发明实施例中，将远离信号输入端的亚像素单元的公共电极和像素电极的正对面积设置的较小，以形成较小的存储电容，从而解决现有的大尺寸显示面板充电困难，以及充电不均匀的问题。

本发明实施例中，所述信号线可以为数据线，也可以为栅线，或者，同时包括数据线和栅线。

在本发明的一优选实施例中，所述阵列基板上的所有信号线均为所述第一信号线，即所有信号线上的亚像素单元均采用分组设置方式，并使得靠近信号输入端的分组中的亚像素单元的公共电极和像素电极的正对面积，大于远离信号输入端的分组中的亚像素单元的公共电极和像素电极的正对面积。当然，也可以是阵列基板上的部分信号线为所述第一信号线，采用上述分组设置方式，而另一部分信号线采用其他设置方式，例如采用现有设置方式，即与同一信号线连接的多个亚像素单元的公共电极和像素电极的结构相同，公共电极和像素电极的正对面积也相同。

优选地，每一所述第一信号线对应的亚像素单元的分组设置方式相同，即每一第一信号线对应的亚像素单元的分组的个数相同，对应的分组中的公共电极和像素电极的结构也相同。

本发明实施例中，第一信号线对应的亚像素单元的分组的个数为至少两个，可以理解的是，分组的个数越多，充电调整的效果越均匀，当然，分组越多，成本也越高。

本发明实施例中，第一信号线对应的至少两个分组中，每一分组中的亚像素单元的个数可以相同，也可以不同。

下面将结合本发明实施例的附图，对本发明实施例的技术方案进一步进行描述。

实施例一

请参考图1，图1为本发明实施例一的阵列基板的结构示意图，该阵列基板包括：多条数据线10，每一数据线10连接多个亚像素单元20，与每一数据线10连接的多个亚像素单元20被划分成两个分组(图1中，与同一数据线10连接的多个亚像素单元A属于同一分组，与同一数据线10连接的多个亚像素单元B属于同一分组)，每一所述分组中包括多个亚像素单元20，靠近所述数据线10的信号输入端的分组中的亚像素单元20(即亚像素单元A)的公共电极和像素电极的正对面积，大于远离所述数据线10的信号输入端的分组中的亚像素单元20(即亚像素单元B)的公共电极和像素电极的正对面积。

本发明实施例中，源极驱动器30设置于阵列基板的一侧，多条数据线10均与源极驱动器30连接，数据线10靠近源极驱动器30的一端为信号输入端。数据线10与对应的亚像素单元20的连接方式是，通过亚像素单元20对应的薄膜晶体管(图未示出)的源电极与亚像素单元20的像素电极连接。

由于靠近数据线10的信号输入端的亚像素单元A对应的信号衰减较小，所以实际的充电时间长，因而，本发明实施例中，将亚像素单元A的公共电极和像素电极的正对面积设置的较大，以形成较大的存储电容。而，远离数据线10的信号输入端的亚像素单元B对应的信号衰减较大，实际的充电时间短，因而，本发明实施例中，将亚像素单元B的公共电极和像素电极的正对面积设置的较小，以形成较小的存储电容，从而解决现有的大尺寸显示面板充电困难，以及充电不均匀的问题。

实施例二

请参考图2，图2为本发明实施例二的阵列基板的结构示意图，该阵列基板包括：多条栅线40，每一栅线40连接多个亚像素单元20，与每一栅线40连接的多个亚像素单元20被划分成两个分组(图1中，与同一栅线40连接的多个亚像素单元A属于同一分组，与同一栅线40连接的多个亚像素单元B属于同一分组)，每一所述分组中包括多个亚像素单元20，靠近所述栅线40的信号输入端的分组中的亚像素单元20(即亚像素单元A)的公共电极和像素电极的正对面积，大于远离所述栅线40的信号输入端的分组中的亚像素单元20(即亚像素单元B)的公共电极和像素电极的正对面积。

本发明实施例中，栅极驱动器50设置于阵列基板的一侧，多条栅线40均与栅极驱动器50连接，栅线40靠近栅极驱动器50的一端为信号输入端。栅线40与对应的亚像素单元20的薄膜晶体管(图未示出)的栅电极连接。

由于靠近栅线40的信号输入端的亚像素单元A对应的信号衰减较小，所以实际的充电时间长，因而，本发明实施例中，将亚像素单元A的公共电极和像素电极的正对面积设置的较大，以形成较大的存储电容。而，远离栅线40的信号输入端的亚像素单元B对应的信号衰减较大，实际的充电时间短，因而，本发明实施例中，将亚像素单元B的公共电极和像素电极的正对面积设置的较小，以形成较小的存储电容，从而解决现有的大尺寸显示面板充电困难，以及充电不均匀的问题。

实施例三

请参考图3，图3为本发明实施例三的阵列基板的结构示意图，该阵列基板包括：多条数据线10，每一数据线10连接多个亚像素单元20，与每一数据线10连接的多个亚像素单元20被划分成两个分组(图1中，与同一数据线10连接的多个亚像素单元A属于同一分组，与同一数据线10连接的多个亚像素单元B属于同一分组)，每一所述分组中包括多个亚像素单元20，靠近所述数据线10的信号输入端的分组中的亚像素单元20(即亚像素单元A)的公共电极和像素电极的正对面积，大于远离所述数据线10的信号输入端的分组中的亚像素单元20(即亚像素单元B)的公共电极和像素电极的正对面积。

本发明实施例中，源极驱动器30设置于阵列基板的两侧，位于上半屏的多条数据线10均与位于阵列基板上侧的源极驱动器30连接，位于下半屏的多条数据线10均与位于阵列基板下侧的源极驱动器30连接，数据线10靠近与其连接的源极驱动器30的一端为信号输入端。数据线10与对应的亚像素单元20的连接方式是，通过亚像素单元20对应的薄膜晶体管(图未示出)的源电极与亚像素单元20的像素电极连接。

由于靠近数据线10的信号输入端的亚像素单元A对应的信号衰减较小，所以实际的充电时间长，因而，本发明实施例中，将亚像素单元A的公共电极和像素电极的正对面积设置的较大，以形成较大的存储电容。而，远离数据线10的信号输入端的亚像素单元B对应的信号衰减较大，实际的充电时间短，因而，本发明实施例中，将亚像素单元B的公共电极和像素电极的正对面积设置的较小，以形成较小的存储电容，从而解决现有的大尺寸显示面板充电困难，以及充电不均匀的问题。

实施例四

请参考图4，图4为本发明实施例四的阵列基板的结构示意图，该阵列基板包括：多条数据线10和多条栅线40，以及位于所述多条数据线10和多条栅线40限定的区域中多个亚像素单元20。本发明实施例中，栅极驱动器50设置于阵列基板的左右两侧，源极驱动器30设置于阵列基板的上下两侧，左半屏的栅线40与位于阵列基板左侧的栅极驱动器50连接，右半屏的栅线40与位于阵列基板右侧的栅极驱动器50连接，上半屏的数据线10与位于阵列基板上侧的源极驱动器30连接，下半屏的数据线10与位于阵列基板下侧的源极驱动器30连接。

数据线10与对应的亚像素单元20的连接方式是，通过亚像素单元20对应的薄膜晶体管(图未示出)的源电极与亚像素单元20的像素电极连接。栅线40与对应的亚像素单元20的薄膜晶体管(图未示出)的栅电极连接。

所述多条数据线10中包括第一数据线(对应上述实施例中的第一信号线)，所述第一数据线为在行方向上位于阵列基板中部区域的数据线，与每一所述第一数据线连接的多个亚像素单元20被划分成两个分组(图4中，与同一第一数据线连接的多个亚像素单元A属于同一分组，与同一第一数据线连接的多个亚像素单元B属于同一分组)，每一所述分组中包括多个亚像素单元20，靠近所述第一数据线的信号输入端的分组中的亚像素单元20(即亚像素单元A)的公共电极和像素电极的正对面积，大于远离所述第一数据线的信号输入端的分组中的亚像素单元20(即亚像素单元B)的公共电极和像素电极的正对面积。

所述多条栅线40中包括第一栅线(对应上述实施例中的第一信号线)，所述第一栅线为在列方向上位于阵列基板中部区域的栅线，与每一所述第一栅线连接的多个亚像素单元20被划分成两个分组(图4中，与同一第一栅线连接的多个亚像素单元A属于同一分组，与同一第一栅线连接的多个亚像素单元B属于同一分组)，每一所述分组中包括多个亚像素单元20，靠近所述第一栅线的信号输入端的分组中的亚像素单元20(即亚像素单元A)的公共电极和像素电极的正对面积，大于远离所述第一栅线的信号输入端的分组中的亚像素单元20(即亚像素单元B)的公共电极和像素电极的正对面积。

综上，位于所述阵列基板中部区域的亚像素单元20的公共电极和像素电极的正对面积小于位于所述阵列基板边缘区域的亚像素单元20的公共电极和像素电极的正对面积。

本发明实施例中，在行方向上，位于阵列基板的左右两侧区域的数据线10对应的亚像素单元均采用常规的设置方法，即多个亚像素单元20的结构均相同，均为亚像素单元A。在列方向上，位于阵列基板的上下两侧区域的栅线40对应的亚像素单元均采用常规的设置方法，即多个亚像素单元20的结构均相同，均为亚像素单元A。

本发明实施例中，部分信号线(栅线40和数据线10)中，靠近信号线的信号输入端的亚像素单元A的公共电极和像素电极的正对面积设置的较大，以形成较大的存储电容。而，远离信号线的信号输入端的亚像素单元B的公共电极和像素电极的正对面积设置的较小，以形成较小的存储电容，从而解决现有的大尺寸显示面板充电困难，以及充电不均匀的问题。

本发明实施例中，可以采用多种设置方式，以使得靠近所述第一信号线的信号输入端的分组中的亚像素单元的公共电极和像素电极的正对面积，大于远离所述第一信号线的信号输入端的分组中的亚像素单元的公共电极和像素电极的正对面积，下面举例进行说明。

在本发明的一优选实施例中，所述第一信号线对应的至少两个分组中包括第一分组和第二分组，所述第一分组靠近所述第一信号线的信号输入端，所述第二分组远离所述第一信号线的信号输入端，所述第一分组中的亚像素单元(假设为亚像素单元A)的结构请参考图5，包括：透明的像素电极107，与所述像素电极107异层设置的透明的公共电极102，亚像素单元A的像素电极107和公共电极102形成存储电容。所述第二分组中的亚像素单元(假设为亚像素单元B)的结构请参考图6，包括透明的像素电极107，与所述像素电极107同层设置的透明的公共电极107’，以及与所述像素电极107异层设置的不透明的公共电极线103，亚像素单元B的像素电极107和公共电极线103形成存储电容。图5和图6中，101为衬底基板，104为栅绝缘层，105为源漏金属层图形，106为钝化层。从图5和图6中可以看出，靠近所述第一信号线的信号输入端的第一分组中的亚像素单元A的像素电极107和公共电极102的正对面积，明显大于远离所述第一信号线的信号输入端的第二分组中的亚像素单元B的像素电极107和公共电极线103(公共电极线103也属于整体公共电极的一部分，公共电极线103较窄)的正对面积。

优选地，所述第一分组中的亚像素单元A的公共电极102为板状，像素电极107为梳状(请参考图5)，所述第二分组中的亚像素单元B的像素电极107和公共电极107’均为梳状，并且像素电极107和公共电极107’的梳状电极交叉间隔设置。

请参考图7-图10，本发明实施例的阵列基板可以采用以下方法制作：

步骤1：请同时参考图7、图5和图6，在衬底基板101上形成第一分组中的亚像素单元A的公共电极102，而对于第二分组中的亚像素单元B无需形成。

该公共电极102为透明的公共电极，可以采用ITO等材料制成。

步骤2：请同时参考图8、图5和图6，形成栅金属层的图形，栅金属层包括亚像素单元A的栅电极103’，亚像素单元B的栅电极103’，以及亚像素单元B的公共电极线103；

步骤3：请同时参考图5和图6，形成栅绝缘层104；

步骤4：形成亚像素单元A和亚像素单元B的有源层的图形(图未示出)；

步骤5：请同时参考图9、图5和图6，形成源漏金属层的图形105，源漏金属层的图形包括数据线，亚像素单元A的源电极和漏电极，以及亚像素单元B的源电极和漏电极。

步骤6：请参考图5和图6，形成钝化层106，并形成过孔；

步骤7：请参考图10、图5和图6，形成亚像素单元A的像素电极107，以及亚像素单元B的像素电极107和公共电极107’。

在本发明的另一优选实施例中，所述第一信号线对应的至少两个分组中的每一所述亚像素单元均包括异层设置的透明的像素电极和透明的公共电极，每一所述亚像素单元的像素电极的尺寸相同，从靠近所述第一信号线的信号输入端至远离所述第一信号线的信号输入端的方向上，所述至少两个分组中的亚像素单元的公共电极的尺寸逐渐减小，从而使得从靠近所述第一信号线的信号输入端至远离所述第一信号线的信号输入端的方向上，所述至少两个分组中的亚像素单元的公共电极和像素电极的正对面积逐渐减小。

进一步优选地，所述第一信号线对应的至少两个分组中包括第一分组和第二分组，所述第一分组靠近所述第一信号线的信号输入端，所述第二分组远离所述第一信号线的信号输入端，所述第一分组中的亚像素单元的公共电极为板状，所述第二分组中的像素电极的公共电极为梳状。

当然，在本发明的其他一些实施例中，也可以采用多种设置方式，以使得靠近所述第一信号线的信号输入端的分组中的亚像素单元的公共电极和像素电极的正对面积，大于远离所述第一信号线的信号输入端的分组中的亚像素单元的公共电极和像素电极的正对面积，在此不再一一说明。

本发明实施例还提供一种显示面板，包括上述任一实施例中的阵列基板。

本发明实施例还提供一种显示装置，包括阵列基板和驱动单元，所述阵列基板为上述任一实施例中的阵列基板，所述驱动单元与所述阵列基板上的信号线的信号输入端连接。

在本发明的一优选实施例中，所述信号线为栅线或数据线，所述驱动单元设置于所述阵列基板的一侧或设置于所述阵列基板的相对的两侧，所述第一信号线对应的至少两个分组中，从靠近所述驱动单元至远离所述驱动单元的方向上，亚像素单元的公共电极和像素电极的正对面积逐渐变小。

在本发明的另一优选实施例中，所述信号线包括栅线和数据线，所述驱动单元包括栅极驱动单元和源极驱动单元，所述栅极驱动单元设置于所述阵列基板的相对的两侧，所述源极驱动单元设置于所述阵列基板的相对的另两侧，位于所述阵列基板中部区域的亚像素单元的公共电极和像素电极的正对面积小于位于所述阵列基板边缘区域的亚像素单元的公共电极和像素电极的正对面积。

除非另作定义，本发明实施例中使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明专利申请文件中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也相应地改变。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。