一种高压PIN二极管结构及其制备方法与流程

本发明涉及半导体制造技术领域，尤其涉及一种高压pin二极管结构及其制备方法。

背景技术：

pin型二极管是在p区与n区之间生成低掺杂n型杂质的i型层，通过控制其厚度和掺杂浓度来获得所需要的电压，并通过寿命控制技术的引入，得到导通压降和反向恢复特性折中的高压快恢复二极管。

目前，制备高压pin二极管结构的方法一般为：首先在硅衬底上外延与衬底掺杂一致的具有第一导电类型的外延层，其浓度约在1e13cm^-3～5e14cm^-3，然后在外延层的正面注入与衬底不同的具有第二导电类型的离子，之后淀积氧化层，在有源区利用光刻在正反面形成图案，并去除该区域的氧化层，以便金属接触，最后在正面淀积金属和反面淀积金属，形成阳极和阴极；然而，采用这种方法形成的高压pin二极管结构外延厚度较厚，且正向导通压降高，反向恢复性能不好，且无法获取更高的鲁棒性，这些都是本领域技术人员所不期望见到的。

技术实现要素：

针对上述存在的问题，本发明公开了一种高压pin二极管结构，包括：

具有第一导电类型的衬底，设置有正面和与所述正面相对的背面；

具有第一导电类型的半导体层，设置于所述衬底的正面，且所述半导体中形成有若干具有第二导电类型的掺杂立柱；

具有第一导电类型的外延层，设置于所述半导体层之上；

具有第二导电类型的掺杂层，设置于所述外延层之上；

阳极，设置于所述掺杂层的上表面；以及

阴极，设置于所述衬底的背面。

上述的高压pin二极管结构，其中，所述第一导电类型为n型导电类型，且所述第二导电类型为p型导电类型；或

所述第一导电类型为p型导电类型，且所述第二导电类型为n型导电类型。

上述的高压pin二极管结构，其中，所述半导体层中第一导电类型的离子浓度为1e15cm^-3～1e16cm^-3。

上述的高压pin二极管结构，其中，所述半导体层的厚度为10～40um。

上述的高压pin二极管结构，其中，所述掺杂立柱中，第二导电类型的离子浓度为1e15cm^-3～1e16cm^-3。

上述的高压pin二极管结构，其中，所述外延层中，第一导电类型的离子浓度为1e13cm^-3～5e14cm^-3。

本发明公开了一种高压pin二极管结构的制备方法，包括如下步骤：

步骤s1，提供一具有第一导电类型的衬底，所述衬底具有正面和与所述正面相对的背面；

步骤s2，于所述衬底的正面自下而上依次生长多层具有第一导电类型的半导体层，且在形成每层半导体层之后，紧接着向该层半导体层注入具有第二导电类型的离子，以于该层半导体层中形成具有第二导电类型的掺杂区，其中，任意两层上下相邻的半导体层中所形成的掺杂区均一一对应并上下重合；

步骤s3，于所述多层具有第一导电类型的半导体层之上形成具有第一导电类型的外延层；

步骤s4，进行离子注入工艺，以于所述外延层的上部形成具有第二导电类型的离子注入区；以及

步骤s5，于所述离子注入区之上形成阳极，并于所述第一导电类型的衬底的背面形成阴极。

上述的高压pin二极管结构的制备方法，其中，所述第一导电类型为n型导电类型，且所述第二导电类型为p型导电类型；或

所述第一导电类型为p型导电类型，且所述第二导电类型为n型导电类型。

上述的高压pin二极管结构的制备方法，其中，在所述步骤s2中，所述半导体层中，第一导电类型的离子浓度为1e15cm^-3～1e16cm^-3。

上述的高压pin二极管结构的制备方法，其中，在所述步骤s2中，所述每层半导体层的厚度为3～6um。

上述的高压pin二极管结构的制备方法，其中，在所述步骤s2中，所述掺杂立柱的高度为10～40um。

上述的高压pin二极管结构的制备方法，其中，所述步骤s2中，所述掺杂立柱中，第二导电类型的离子浓度为1e15cm^-3～1e16cm^-3。

上述的高压pin二极管结构的制备方法，其中，在所述步骤s3中，所述外延层中，第一导电类型的离子浓度为1e13cm^-3～5e14cm^-3。

上述的高压pin二极管结构的制备方法，其中，所述步骤s5包括：

步骤s51，于所述半导体衬底的正面形成氧化层；

步骤s52，部分刻蚀所述氧化层以将位于有源区的所述掺杂区的上表面予以暴露；

步骤s53，分别于所述衬底的正面和背面沉积金属，并于移除部分金属后，形成所述阳极和所述阴极。

上述发明具有如下优点或者有益效果：

本发明公开了一种高压pin二极管结构及其制备方法，通过分段掺杂的工艺在具有第一导电类型的半导体层中形成具有第二导电类型的掺杂立柱(背面的浮空超结)，从而可以在更薄的外延厚度下实现同等耐压，在降低正向导通压降的同时，获得更佳的反向恢复特性；同时可以通过调整超结区域p型和n型的浓度和宽度，来调整pn结的注入效率，并提供额外的空穴，以在很高的di/dt的反向恢复过程中，可以注入空穴来避免n-/n+边界的不稳定动态雪崩，进而获得更高鲁棒性。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。

图1是本发明实施例中高压pin二极管结构的结构示意图；

图2是本发明实施例中制备高压pin二极管结构的方法流程图；

图3～11是本发明实施例中制备高压pin二极管结构的方法流程结构示意图。

具体实施方式

下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。

实施例一

如图1所示，本实施例涉及一种高压pin二极管结构，具体的，该高压pin二极管结构包括具有第一导电类型的衬底101、具有第一导电类型的半导体层102、具有第一导电类型的外延层104、具有第二导电类型的掺杂层105、阳极106以及阴极107；具体的，该具有第一导电类型的衬底101，设置有正面和与正面相对的背面；具有第一导电类型的半导体层102设置于衬底101的正面，且该半导体中形成有若干具有第二导电类型的掺杂立柱103，优选的，若干掺杂立柱103之间相互平行；具有第一导电类型的外延层104设置于半导体层102之上；具有第二导电类型的掺杂层105设置于外延层104之上；阳极106设置于掺杂层105的上表面；以及阴极107设置于衬底101的背面，优选的，阳极106和阴极107所采用的材质均为金属。

在本发明一个优选的实施例中，上述第一导电类型为n型导电类型，且第二导电类型为p型导电类型；或第一导电类型为p型导电类型，且第二导电类型为n型导电类型。

在本发明一个优选的实施例中，上述半导体层102中第一导电类型的离子浓度为1e15cm^-3～1e16cm^-3。

在本发明一个优选的实施例中，上述半导体层102的厚度为10～40um(例如10um、20um、25um或者40um)，且在本发明的实施例中，上述掺杂立柱103的高度与半导体层102的厚度相同，且若干掺杂立柱103之间相互平行。

在本发明一个优选的实施例中，上述掺杂立柱103中，第二导电类型的离子浓度为1e15cm^-3～1e16cm^-3。

在本发明一个优选的实施例中，上述外延层104中，第一导电类型的离子浓度为1e13cm^-3～5e14cm^-3。

实施例二

如图2所示，本发明公开了一种高压pin二极管结构的制备方法，具体的，该方法包括如下步骤：

步骤s1，提供一具有第一导电类型的201，201具有正面和与正面相对的背面，优选的，该201可以为硅201；如图3所示的结构。

步骤s2，于201的正面自下而上依次生长多层具有第一导电类型的半导体层(半导体结构层202)，且在形成每层半导体层之后，紧接着向该层半导体层注入具有第二导电类型的离子，以于该层半导体层中形成具有第二导电类型的掺杂区，其中，任意两层上下相邻的半导体层中所形成的掺杂区均一一对应并上下重合，如图4～8所示的结构。

具体的，首先于201的正面形成一具有第一导电类型的半导体层2021，该半导体层2021的厚度为3～6um左右(例如3um、4.5um、5um或者6um等)，如图4所示的结构；紧接着，于该半导体层2021之上进行光刻工艺，然后利用光刻工艺，形成注入图形，然后于该半导体层2021中注入与衬底201掺杂不一致的第二导电类型的离子以于该半导体层2021中形成具有第二导电类型的掺杂区2031，且该第二导电类型的掺杂区2031的高度等于该半导体层2021的厚度，即第二导电类型的掺杂区2031贯穿设置于半导体层2021中，如图5所示的结构；然后继续形成厚度为3～6um左右且具有第一导电类型的半导体层2022，如图6所示的结构；之后继续于该半导体层中形成具有第二导电类型的掺杂区2032，如图7所示的结构，反复上述形成半导体层和掺杂区的过程，最终形成由多层半导体层构成的半导体结构202和由多层掺杂区构成的掺杂立柱；且该掺杂立柱203的高度约10um～40um(例如10um、20um、25um或者40um)，一般来说，由于每层半导体层中的掺杂区的高度均与该层半导体的厚度相同，则掺杂立柱203的高度和半导体结构202的厚度相同。

在本发明一个优选的实施例中，上述多层半导体层中，第一导电类型的离子浓度(此离子浓度是指在多层半导体层中第一导电类型的离子浓度)为1e15cm^-3～1e16cm^-3。

在本发明一个优选的实施例中，上述掺杂立柱203中，第二导电类型的离子浓度(此离子浓度是指在静态时掺杂立柱203中第二导电类型的离子浓度)为1e15cm^-3～1e16cm^-3。

步骤s3，于上述多层具有第一导电类型的半导体层之上形成具有第一导电类型的外延层204，如图9所示的结构。

在本发明一个优选的实施例中，上述外延层204中，第一导电类型的离子浓度(此离子浓度是指在静态时外延层204中第一导电类型的离子浓度)为1e13cm^-3～5e14cm^-3。

步骤s4，进行离子注入工艺，以于掺杂层的上部形成具有第二导电类型的离子注入区205，如图10所示的结构。

步骤s5，于上述离子注入区205之上形成阳极206，并于第一导电类型的201的背面形成阴极207，如图11所示的结构。

在本发明一个优选的实施例中，上述步骤s5具体包括：

步骤s51，于半导体201的正面形成氧化层。

步骤s52，部分刻蚀氧化层以将位于有源区的离子注入区205的上表面予以暴露，以便于金属接触；

步骤s53，分别于201的正面和背面沉积金属，并于移除部分金属后，形成上述阳极206和阴极207。

在本发明一个优选的实施例中，第一导电类型为n型导电类型，且第二导电类型为p型导电类型；或

第一导电类型为p型导电类型，且第二导电类型为n型导电类型。

不难发现，本实施例为与上述高压pin二极管结构的实施例相对应的方法实施例，本实施例可与上述高压pin二极管结构的实施例互相配合实施。上述高压pin二极管结构的实施例中提到的相关技术细节在本实施例中依然有效，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在上述高压pin二极管结构的实施例中。

本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。

以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。