一种阵列基板及其制作方法以及显示装置与流程

本发明涉及显示技术领域，尤指一种阵列基板及其制作方法以及显示装置。

背景技术：

目前，阵列基板的结构包括：基板、以及依次形成在基板上的遮光层、缓冲层和阵列结构层，其中，阵列结构层中包括有源层、栅绝缘层、栅线、公共电极线和栅极的图形等结构。

在形成阵列基板的过程中，首先在基板上沉积金属薄膜，通过一次掩模工艺形成遮光层图案，在遮光层图案上形成缓冲层，在缓冲层上再通过一次掩模工艺形成有源层，在有源层上还需要多次掩模工艺，因此，现有的形成阵列基板的过程中使用多次的掩模工艺，由于掩模工艺较复杂，成本较高，因此造成了阵列基板工艺较复杂、成本较高，从而限制了阵列基板工艺的广泛应用。

技术实现要素：

本发明实施例提供了一种阵列基板及其制作方法以及显示装置，能够简化阵列基板工艺，降低成本，实现阵列基板工艺的广泛使用。

为了达到本发明目的，本发明提供了一种阵列基板，包括：基板、依次设置在所述基板上的组合层和阵列结构层；其中，所述组合层包括作为遮光层的第一膜层、第二膜层和第三膜层。

进一步地，所述第一膜层设置在所述基板上并覆盖整个基板，所述第二膜层设置在所述第一膜层上，所述第三膜层设置在所述第二膜层上，所述第二膜层和第三膜层形成遮光图案，所述遮光图案在基板上的投影大于或等于所述阵列结构层的沟道区域。

进一步地，所述第一膜层的厚度为500-1500埃，所述第二膜层的厚度500-1500埃，所述第三膜层的厚度为1000-3000埃。

进一步地，所述第一膜层、第三膜层的材料为氮化硅、氧化硅或氮化硅和氧化硅的复合薄膜，所述第二膜层的材料为非晶硅。

进一步地，所述第一膜层的材料为氮化硅或氧化硅，所述第三膜层的材料为氮化硅或氧化硅，所述第二膜层为非晶硅层。

另外，本发明实施例还提供了一种阵列基板的制作方法，包括：

在基板上形成组合层，其中，所述组合层包括作为遮光层的第一膜层、第二膜层和第三膜层；

在形成有组合层的基板上形成阵列结构层。

进一步地，所述在基板上形成组合层，包括：

在基板上依次沉积第一薄膜、第二薄膜和第三薄膜；

通过构图工艺使所述第二薄膜和第三薄膜形成遮光图案。

进一步地，所述遮光图案在基板上的投影大于或等于所述阵列结构层的沟道区域。

所述第一膜层的厚度为500-1500埃，所述第二膜层的厚度500-1500埃，所述第三膜层的厚度为1000-3000埃。

进一步地，所述第一膜层、第三膜层的材料为氮化硅、氧化硅或氮化硅和氧化硅的复合薄膜，所述第二膜层的材料为非晶硅。

另外，本发明实施例还提供一种显示装置，包括：阵列基板。

本发明提供了一种阵列基板及其制作方法以及显示装置，其中，阵列基板包括：基板、依次设置在所述基板上的组合层和阵列结构层；其中，所述组合层包括作为遮光层的第一膜层、第二膜层和第三膜层，本发明的技术方案不仅提供了一种由三个膜层组合形成的新的遮光层，而且与现有技术相比，还减少了对遮光层的一次掩模工艺，减少了阵列基板制作过程中的掩模工艺的次数，简化了阵列基板工艺，降低了成本，能够实现阵列基板工艺的广泛使用。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。

图1为本发明实施例提供的阵列基板的一个结构示意图；

图2为本发明实施例提供的阵列基板的另一结构示意图；

图3为本发明实施例提供的阵列基板的制作方法的流程图；

图4(a)为本发明实施例二中所述阵列基板的制作方法示意图一；

图4(b)为本发明实施例二中所述阵列基板的制作方法示意图二；

图4(c)为本发明实施例二中所述阵列基板的制作方法示意图三；

图4(d)为本发明实施例二中所述阵列基板的制作方法示意图四；

图4(e)为本发明实施例二中所述阵列基板的制作方法示意图五；

图4(f)为本发明实施例二中所述阵列基板的制作方法示意图六；

图4(g)为本发明实施例二中所述阵列基板的制作方法示意图七；

图4(h)为本发明实施例二中所述阵列基板的制作方法示意图八；

图4(i)为本发明实施例二中所述阵列基板的制作方法示意图九；

图4(j)为本发明实施例二中所述阵列基板的制作方法示意图十。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

实施例一

图1为本发明实施例提供的阵列基板的一个结构示意图，如图1所示，本发明实施例中提供的阵列基板，包括：基板10、依次设置在基板上的组合层和阵列结构层30，其中，组合层包括作为遮光层的第一膜层21、第二膜层22和第三膜层23。

具体的，基板10可以为玻璃基板或塑料基板，本发明实施例对此不作任何限定。

具体的，第一膜层21设置在基板10上并覆盖整个基板，第二膜层22设置在第一膜层21上，第三膜层23设置在第二膜层22上，第二膜层22和第三膜层23形成遮光图案，遮光图案在基板上的投影大于或等于阵列结构层30的沟道区域。其中，第一膜层21覆盖整个基板10，作为缓冲层。

第一膜层的材料可以为结构均匀致密的氮化硅sinx薄膜、氧化硅siox薄膜或氮化硅和氧化硅的复合薄膜，第三膜层的材料也可以为结构均匀致密的氮化硅sinx薄膜、氧化硅siox薄膜或氮化硅和氧化硅的复合薄膜。本发明实施例对此不作任何限定。

另外，本发明实施例中的第二膜层的材料为非晶硅。其中，非晶硅能够与氮化硅薄膜或氧化硅薄膜组合，一起起到遮光的效果。

另外，在本发明实施例中，第一膜层21的厚度为500-1500埃，所述第二膜层22的厚度500-1500埃，所述第三膜层23的厚度为1000-3000埃，本发明中也不具体限定第一膜层、第二膜层和第三膜层的厚度，可以根据实际需求来设置第一膜层、第二膜层和第三膜层的厚度。

为了保证组合层可以具有最优的遮光效果，以第一膜层为氧化硅siox薄膜，第三膜层为氮化硅sinx薄膜为例，本发明实施例通过光学模拟软件，对比了不同厚度的组合层的遮光效果，表1为各组合层透光率对比表。

其中，表1中的1000/900/2000指的是第一膜层的厚度为1000埃，第二膜层的厚度为900埃，第三膜层的厚度为2000埃，其他的厚度1000/800/2000等的含义以此类推，在此不再赘述。表1中的420～480指的是阵列基板对应的背光源发射的光的波长范围为420～480纳米，其他的波长的含义在此不在赘述，表1中的百分数例如1.9％具体指的是当第一膜层的厚度为1000埃，第二膜层的厚度为900埃，第三膜层的厚度为2000埃，且背光源的波长范围420-480纳米时组合层的透光率。

根据表1记载的数据可知，当组合层中第一膜层的厚度为1000埃，第二膜层的厚度为900埃，第三膜层的厚度为2000埃时，不管背光源发射的波长范围为多少，此时的组合层的透过率比其他厚度的组合层的透光率率均要低，即此时组合层的遮光效果最好。

在本发明实施例中，优选地，第一膜层21的厚度为1000埃，第二膜层22的厚度900埃，第三膜层23的厚度为2000埃。

本发明实施例通过在基板上设置包括作为遮光层的第一膜层、第二膜层和第三膜层的组合层，不仅能够实现遮光，而且能够用于防止基板内的物质在后续工艺中扩散，提高该基板与上下层结构之间的连接强度。实际上，本发明实施例设置的组合层不仅起到了遮光的作用，还起到了缓冲的作用。

表1

本发明实施例提供的阵列基板包括：基板、依次设置在所述基板上的组合层和阵列结构层；其中，组合层包括作为遮光层的第一膜层、第二膜层和第三膜层，不仅提供了一种由三个膜层组合形成的遮光层，而且与现有技术相比，还减少了对遮光层的一次掩模工艺，减少了阵列基板制作过程中的掩模工艺的次数，简化了阵列基板工艺，降低了成本，能够实现阵列基板工艺的广泛使用。

图2为本发明实施例提供的阵列基板的另一结构示意图，结合图2，下面具体描述本发明实施例一提供的阵列基板的结构，如图2所示，阵列结构层包括：有源层31、栅绝缘层32、栅金属层33、层间介电层34、源漏电极35、钝化层36和像素电极37。

其中，有源层31为多晶硅层，形成在组合层之上。具体的第二膜层和第三膜层形成的遮光图案在基板上的投影大于或等于所述阵列结构层的沟道区域

栅绝缘层32形成在有源层31之上并覆盖整个基板10，可以为氧化硅层、氮化硅层或由氧化硅和氮化硅所组成的复合绝缘层等，本发明实施例对此不作任何限定。

栅金属层33可以为铝层、钨层、铬层或其他金属化合物导电层等，本发明实施例对此不作任何限定。

层间介电层34，形成在栅金属层33之上并覆盖整个基板10，在层间介电层34和栅绝缘层32上形成贯通至有源层的源极过孔和漏极过孔。层间介电层34用于起到保护栅金属层、并隔离栅金属层33和后续源漏金属层的目的；其中，所述层间介电层34可由氧化硅、氮化硅等材料制备而成，本发明实施例对此不作任何限定。

源漏电极35形成在层间介电层34，并通过所述源极过孔、漏极过孔内与有源层连接。

钝化层36形成在所述源漏电极35上并覆盖整个基板10，在钝化层36上形成贯通至源漏电极的钝化层过孔。钝化层36以起到保护源漏电极、并隔离所述源漏电极和后续像素电极的目的，其中，所述钝化层可由可由氧化硅、氮化硅等材料制备而成，本发明实施例对此不作任何限定。

像素电极37形成在钝化层36上，并通过钝化层过孔与所述源漏金属层中的漏极电连接，本发明实施例对此不再进行赘述。

实施例二

基于前述实施例的发明构思，本发明还提供了一种阵列基板的制作方法，图3为本发明实施例提供的阵列基板的制作方法的流程图，所述阵列基板的制作方法具体包括以下步骤：

步骤100、在基板上形成组合层。

具体地，基板可以为玻璃基板或塑料基板，本发明实施例对此不作任何限定；进一步地，在形成组合层之前，可对基板进行预清洗操作。

所述组合层包括作为遮光层的第一膜层、第二膜层和第三膜层。

具体的，第一膜层设置在基板上并覆盖整个基板，第二膜层设置在第一膜层上，第三膜层设置在第二膜层上，第二膜层和第三膜层形成遮光图案，遮光图案在基板上的投影大于或等于阵列结构层的沟道区域。其中，第一膜层覆盖整个基板，作为缓冲层。

第一膜层的材料可以为结构均匀致密的氮化硅sinx薄膜、氧化硅siox薄膜或氮化硅和氧化硅的复合薄膜，第三膜层的材料也可以为结构均匀致密的氮化硅sinx薄膜、氧化硅siox薄膜或氮化硅和氧化硅的复合薄膜。本发明实施例对此不作任何限定。

另外，本发明实施例中的第二膜层的材料为非晶硅。其中，非晶硅能够与氮化硅薄膜或氧化硅薄膜组合，一起起到遮光的效果。

另外，所述第一膜层的厚度为500-1500埃，所述第二膜层的厚度500-1500埃，所述第三膜层的厚度为1000-3000埃，本发明中也不具体限制第一膜层、第二膜层和第三膜层的厚度，可以根据实际需求来设置第一膜层、第二膜层和第三膜层的厚度。

在本发明实施例中，优选地，第一膜层21的厚度为1000埃，第二膜层22的厚度900埃，第三膜层23的厚度为2000埃。

本发明实施例通过在基板上设置组合层，不仅能够实现遮光，而且能够用于防止基板内的物质在后续工艺中扩散，提高该基板与上下层结构之间的连接强度。可以理解的是，在基板上沉积组合层，可使后期制备的晶硅层均匀，且可一批生产，进而提高生产效率。实际上，本发明实施例设置的组合层不仅起到了遮光的作用，还起到了缓冲的作用。

步骤200、在形成有组合层的基板上形成阵列结构层。

其中，阵列结构层包括：有源层、栅绝缘层、栅金属层、层间介电层、源漏电极、钝化层和像素电极。

本发明提供一种阵列基板的制作方法，其中，在基板上形成组合层，其中，所述组合层包括作为遮光层的第一膜层、第二膜层和第三膜层；在组合层上形成阵列结构层。本发明的技术方案不仅提供了一种由三个膜层组合形成的遮光层，而且与现有技术相比，还减少了对遮光层的一次掩模工艺，减少了阵列基板制作过程中的掩模工艺的次数，简化了阵列基板工艺，降低了成本，能够实现阵列基板工艺的广泛使用。

下面结合图4(a)-图4(j)，进一步地具体描述本发明实施例二提供的阵列基板的制作方法，步骤100具体包括以下步骤：

步骤101、在基板10上依次沉积第一薄膜210、第二薄膜220和第三薄膜230，具体如图4(a)所示。

具体的，采用化学气相沉积(chemicalvapordeposition，简称cvd)方法在基板上依次沉积第一薄膜、第二薄膜和第三薄膜。

具体的，第一薄膜可以为结构均匀致密的氮化硅sinx薄膜、氧化硅siox薄膜或氮化硅和氧化硅的复合薄膜。第三薄膜可以为结构均匀致密的氮化硅sinx薄膜、氧化硅siox薄膜或氮化硅和氧化硅的复合薄膜。第二薄膜为非晶硅薄膜。其中，非晶硅能够与氮化硅薄膜或氧化硅薄膜组合，一起起到遮光的效果。

步骤102、通过构图工艺使第二薄膜220和第三薄膜230形成遮光图案，具体如图4(b)所示。

本实施例中，通过对第二薄膜和第三薄膜进行处理，使得组合层包括第一膜层21、第二膜层22和第三膜层23。

其中，遮光图案在基板上的投影大于或等于所述阵列结构层的沟道区域。

在本实施例中，步骤200具体包括以下步骤：

步骤201、在组合层上沉积非晶硅层，对非晶硅层进行准分子激光退火处理，使非晶硅层晶化为多晶硅层，通过包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺使多晶硅层形成有源层31，如图4(c)所示。

其中，所述有源层31的沟道区域小于等于遮光图案在基板上的投影。

具体的，在本实施例中，有源层31为多晶硅层，采用化学气相沉积(chemicalvapordeposition，简称cvd)方法在组合层上沉积非晶硅层，采用准分子激光退火或者固相结晶等方法将非晶硅晶化为多晶硅，之后在通过构图工艺形成所需的多晶硅图案。

步骤202、在有源层31上形成栅绝缘层32并覆盖整个基板，具体如图4(d)所示。

具体的，栅绝缘层32与所述有源层31和所述第一膜层21接触。本发明实施例采用cvd等方法在有源层上沉积栅绝缘层32，进一步地，栅绝缘层可以为氧化硅层、氮化硅层或由氧化硅和氮化硅所组成的复合绝缘层等，本发明实施例对此不作任何限定。

步骤203、在栅绝缘层32上形成栅金属层33，具体如图4(e)所示。

具体的，栅金属层33包括栅极、栅线和公共电极的图案，本发明实施例对此不作赘述；并且，在栅绝缘层上形成栅金属层时，采用物理气相沉积等方法在栅绝缘层32上形成以金属层，并通过包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺在栅极绝缘层上一次形成栅极、栅线与公共电极线的栅绝缘层图案。

进一步地，所述金属层可以为铝层、钨层、铬层或其他金属及金属化合物导电层等，本发明实施例对此不作任何限定。

步骤204、在栅金属层33上形成层间介电层34并覆盖整个基板，具体如图4(f)所示。

具体的，可采用cvd等方法在栅金属层33上沉积层间介电层34，以起到保护栅金属层33、并隔离栅金属层33和后续源漏电极的目的；其中，所述层间介电层34可由氧化硅、氮化硅等材料制备而成，本发明实施例对此不作任何限定。

步骤205、通过包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺，在层间介电层34及所述栅绝缘层32之内形成贯通至所述有源层的源极过孔和漏极过孔，具体可如图4(g)所示。

步骤206、在栅金属层33形成源漏电极35，源漏电极35通过所述源极过孔、漏极过孔内与有源层连接，具体可如图4(h)所示。

具体的，在步骤206中，可在具备源极过孔以及漏极过孔的层间介电层34表面沉积一导电材料，并通过包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺来形成源漏电极。

其中，导电材料可以为铝、钨、铬或其他金属及金属化合物等，本发明实施例对此不作任何限定。

步骤207、在源漏电极35上形成钝化层36，具体可如图4(i)所示。

具体的，可采用cvd等方法在源漏电极35上沉积钝化层36，并形成钝化层过孔。钝化层36以起到保护源漏电极35、并隔离源漏电极35和后续像素电极的目的；其中，所述钝化层36可由氧化硅、氮化硅等材料制备而成，本发明实施例对此不作任何限定。

步骤208、在钝化层36上形成像素电极37，像素电极37通过钝化层过孔与源漏电极中的漏极电连接，具体可如图4(j)所示。

具体的，可采用cvd等方法在钝化层36上沉积一透明导电材料层，并通过包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺来来得到像素电极37。

实施例三

基于前述实施例的发明构思，本发明实施例三提供了一种显示装置，所述显示装置可以为液晶显示(liquidcrystaldisplay，简称lcd)面板、电子纸、有机发光二极管(organiclight-emittingdiode，简称oled)面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本发明实施例对比并不做任何限定。具体的，所述显示装置包括本发明实施例一所述的阵列基板，本发明实施例三对此不再赘述。

需要说明的是，本发明实施例中所述的显示装置可以为扭曲向列(twistednematic，简称tn)模式、垂直(verticalalignment，简称va)模式、平面转换技术(in-planeswitching，简称ips)模式或高级超维厂转换技术(advancesuperdimensionswitch，简称ads)模式，本发明对此不做任何限定。

虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。