半导体器件及形成方法与流程

本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其形成方法。

背景技术：

随着半导体技术的飞速发展，半导体结构的特征尺寸不断缩小，使得集成电路的集成度越来越高，这对器件的性能也提出了更高的要求。

目前，随着金属-氧化物半导体场效应晶体管(mosfet)的尺寸不断变小。为了适应工艺节点的减小，只能不断缩短mosfet场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度、增加mosfet场效应管的开关速度等优势。

然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阀值漏电现象，即短沟道效应(sce：short-channeleffects)成为一个至关重要的技术问题。

因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面mosfet晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(finfet)。finfet具有很好的沟道控制能力。

然而，现有技术形成的半导体结构的电学性能有待提高。

技术实现要素：

为了解决上述现有技术中存在的问题，本发明提出了一种半导体结构的形成方法，包括：提供基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底中形成有源漏掺杂区，所述栅极结构露出的基底上形成有第一介质层；在所述基底和所述第一介质层上沉积一金属层，并退火，然后去除所述金属层；在所述第一介质层顶部以及所述栅极结构顶部上形成第二介质层；形成贯穿所述第一介质层和第二介质层的第一通孔，所述第一通孔底部露出所述源漏掺杂区；形成贯穿所述第二介质层的第二通孔，所述第二通孔底部露出所述栅极结构顶部；在所述第一通孔中形成与所述源漏掺杂区电连接的第一接触孔插塞；在所述第二通孔中形成与所述栅极结构电连接的第二接触孔插塞。

根据本发明一个方面的半导体结构的形成方法，其特征在于，所述第一接触孔插塞的材料为w；所述第二接触孔插塞的材料为w。

根据本发明一个方面的半导体结构的形成方法，其特征在于，所述金属层的材料包括ti。

根据本发明一个方面的半导体结构的形成方法，其特征在于，形成所述第二通孔的步骤包括：形成填充满所述第一通孔的牺牲层，且所述牺牲层还位于第二介质层顶部上；在所述牺牲层上形成图形层，所述图形层露出位于所述栅极结构上的牺牲层顶部；以所述图形层为掩膜，刻蚀位于所述栅极结构上的牺牲层以及第二介质层，形成所述第二通孔；形成所述第二通孔之后，去除所述牺牲层和图形层。

根据本发明一个方面的半导体结构的形成方法，其特征在于，去除所述牺牲层和图形层的工艺包括灰化工艺或者湿法工艺。

如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述栅极结构之后，形成所述第二介质层之前，在所述栅极结构顶部上还形成盖帽层，所述形成盖帽层的方法还包括：在形成所述第一介质层之后，刻蚀去除部分厚度的栅极结构；在所述第一介质层上以及刻蚀后的栅极结构顶部上形成初始盖帽层，所述初始盖帽层顶部高于所述第一介质层顶部；去除高于所述第一介质层顶部的初始盖帽层，形成所述盖帽层。

根据本发明一个方面的半导体结构的形成方法，其特征在于，形成所述第二通孔的步骤包括：以所述盖帽层为刻蚀停止层，形成贯穿所述第二介质层的第二通孔，所述第二通孔露出所述盖帽层；去除所述第二通孔露出的所述盖帽层。

根据本发明一个方面的半导体结构的形成方法，其特征在于，所述盖帽层的最大厚度为2-20纳米。

根据本发明一个方面的半导体结构的形成方法，其特征在于，形成所述第一接触孔插塞和第二接触孔插塞的步骤包括：在所述第一通孔底部和侧壁、第二通孔底部和侧壁形成粘附层；形成所述粘附层之后，形成填充满所述第一通孔以及第二通孔的金属膜，所述金属膜顶部高于所述第二介质层顶部；对所述金属膜进行平坦化处理，去除高于所述第二介质层顶部的金属膜，形成所述第一接触孔插塞和所述第二接触孔插塞。

根据本发明一个方面的半导体结构的形成方法，其特征在于，提供基底的步骤中，所述基底包括衬底以及位于衬底上的多个分立的鳍部；所述栅极结构横跨所述鳍部，且覆盖所述鳍部的部分侧壁和顶部；所述源漏掺杂区位于所述栅极结构两侧的鳍部内。

根据本发明一个方面的半导体结构的形成方法，其特征在于，所述栅极结构中含有金属w层。

根据本发明一个方面的半导体结构的形成方法，其特征在于，去除所述金属层采用的是湿法腐蚀或者干法刻蚀中的一种。

根据本发明一个方面的半导体结构的形成方法，其特征在于，所述退火采用的是激光退火。

根据本发明一个方面的半导体结构的形成方法，其特征在于，所述激光退火采用的辐射通量在0.5到1焦耳/平方厘米，持续20纳秒以上。

本发明还提出了一种半导体器件，其特征在于，采用如上述半导体结构的形成方法制成。

本发明形成的半导体结构的有效提高了半导体器件的电学性能。

附图说明

图1至图10是一种半导体结构形成方法各步骤对应的结构示意图；

图11至图21是本发明半导体结构一实施例形成方法各步骤对应的结构示意图。

其中，附图标记说明如下：

衬底100

鳍部110

源漏掺杂区130

第一介质层140

栅极结构150

开口160

栅极盖帽层161

第二介质层170

金属层和金属化合物层171

第一通孔180

第二通孔181

第一接触孔插塞182

第二接触孔插塞183

掩膜层190

图形化的掩膜层191

衬底200

金属层201

鳍部210

源漏掺杂区230

第一介质层240

栅极结构250

开口260

栅极盖帽层261

第二介质层270

金属层和金属化合物层271

第一通孔280

第二通孔281

第一接触孔插塞282

第二接触孔插塞283

掩膜层290

图形化的掩膜层291

具体实施方式

以下参考附图具体说明本发明的实施方式。本领域的技术人员可以由本说明书所揭露的实施方式了解本发明的功能及优点。需要说明的是，说明书附图中所绘示的结构、比例、大小等，均仅用以配合说明书的文字内容，供阅读者了解本发明，并非用以限定本发明可实施的条件。

任何结构、大小的细微调整以及比例关系的改变，在不影响本发明所能产生的功效及所能达成的目的的条件下，当亦视为本发明可实施的范畴，并且仍落在本发明所能涵盖的范围内。

参考图1，首先提供衬底100。衬底100可以是例如体硅、绝缘层上硅(soi)、体锗、绝缘层上锗(geoi)、sige、gaas、gan、insb、inas等类型。

所述衬底100上具有多个分立的鳍部110；所述鳍部110上形成有栅极结构150，所述栅极结构150两侧的鳍部110中形成有源漏掺杂区130，所述栅极结构150旁形成有第一介质层140。第一介质层140的材料可以是例如二氧化硅等绝缘材料。所述衬底100包括用于形成pmos器件的第一区域i和用于形成nmos器件的第二区域ii。

所述栅极结构150可以是叠层结构，例如包括：栅介质层、位于栅介质层上的阻挡层、位于阻挡层上的功函数层、以及位于功函数层上的栅电极层。在一个实施例中，栅极结构150包含金属w层。在金属w层的形成过程中使用氟化物，例如wf6作为前驱物，因而栅极结构150中含有氟离子。

参考图2，去除部分厚度的所述栅极结构150，形成开口160，所述开口160位于剩余的栅极结构150上。

参考图3，形成填充所述开口160(参考图2)的栅极盖帽层161。栅极盖帽层161可以使用例如氮化硅等材料，通过沉积和实施cmp形成。

参考图4，在所述第一介质层140以及栅极结构上形成第二介质层170。

参考图5，形成贯穿所述第一介质层140和第二介质层170的第一通孔180，所述第一通孔180露出所述源漏掺杂区130。

参考图6，形成填充所述第一通孔180(参考图5)的掩膜层190，所述掩膜层190顶部高于所述第二介质层170顶部。

参考图7，形成所述掩膜层190之后，对所述掩膜层190进行图形化处理，形成图形化的掩膜层191；以所述图形化的掩膜层191为掩膜刻蚀所述第二介质层170和栅极盖帽层161(参考图4)，形成贯穿所述第二介质层170的第二通孔181，所述第二通孔181底部露出所述栅极结构150。

参考图8，形成所述第二通孔181之后，去除所述图形化的掩膜层191(参考图7)，露出所述第一通孔180。去除图形化的掩膜层191可以采用灰化工艺或者湿法工艺。

参考图9，在所述第一通孔180和第二通孔181的壁和底部沉积金属层和金属化合物层171(例如ti/tin，即ti金属层和tin层)，然后退火。

参考图9和图10，在第一通孔180中形成与所述源漏掺杂区130电连接的第一接触孔插塞182；在第二通孔181中形成与所述栅极结构150电连接的第二接触孔插塞183。

由于在上述工艺中进行退火处理时的温度较高，使得在退火处理时金属层和金属化合物层171中的金属离子与栅极中的氟离子发生化学反应，从而导致第二接触孔插塞183中产生鼓包，所述鼓包导致半导体结构的接触电阻增大。

为了解决上述问题，本发明提供另一种半导体结构的形成方法，

参考图11，首先提供衬底200。衬底200可以是常见的半导体衬底，例如体硅、绝缘层上硅(soi)、体锗、绝缘层上锗(geoi)，或者化合物半导体衬底例如sige、gaas、gan、insb、inas等。在实际生产过程中，衬底200类型的选择要考虑需要制作的具体半导体器件的性能要求。

所述衬底200上具有多个分立的鳍部210；所述鳍部210上形成有栅极结构250，所述栅极结构250两侧的鳍部210中形成有源漏掺杂区230，所述栅极结构250旁形成有第一介质层240。第一介质层240可以是由例如二氧化硅的绝缘材料所形成的。所述衬底200包括用于形成pmos器件的第一区域i和用于形成nmos器件的第二区域ii。

所述栅极结构250可以是叠层结构，例如包括：栅介质层、位于栅介质层上的阻挡层、位于阻挡层上的功函数层、以及位于功函数层上的栅电极层。叠层结构的栅极结构250中各层本身，例如栅介质层可以是单层结构，也可以是多层的复合结构。

参考图12，去除部分厚度的所述栅极结构250，形成开口260，所述开口260位于剩余的栅极结构250上。根据本发明的一个实施例，开口160的最大深度为2-20纳米。

参考图13，在图12中的半导体器件的表面沉积一金属层201。然后进行退火，形成金属氟化物，从而从栅极中去除氟离子。金属层201的材料选择要考虑2点：一是需要能和f反应，而是需要能生成挥发性反应物，此外还最好和现有的材料兼容。综合考虑，金属层201可以选用ti、co、ni、ta中的一种。

这里退火可以使用激光退火。具体而言，可以使用脉冲激光光束对器件局部，例如沉积的ti，或者其附近位置进行照射。辐射通量可以在0.5到1焦耳/平方厘米，持续20纳秒以上。

参考图14，去除金属氟化物以及残留的金属层。去除金属氟化物以及金属层可以采用各种刻蚀方法，例如湿法腐蚀，或者干法刻蚀，包括反应离子刻蚀等。

参考图15，形成填充所述开口260的栅极盖帽层261。根据本发明的一个实施例，可以先通过化学气相沉积(cvd)在开口260以及其旁边的结构上形成厚度大于开口260的最大深度的初始盖帽层，例如，30-60纳米的初始盖帽层，然后进行cmp工艺，去除开口160以外的初始盖帽层，并且使得栅极盖帽层261的顶部和第一介质层240的顶部齐平。

然后在所述第一介质层240以及栅极盖帽层261上形成第二介质层270。

参考图16，形成贯穿所述第一介质层240和第二介质层270的第一通孔280，所述第一通孔280露出所述源漏掺杂区230。

参考图17，形成填充所述第一通孔280的掩膜层290，所述掩膜层290顶部高于所述第二介质层270顶部。

参考图18，形成所述掩膜层290之后，对所述掩膜层290进行图形化处理，形成图形化的掩膜层291；以所述图形化的掩膜层191为掩膜刻蚀所述第二介质层270和栅极盖帽层261，形成贯穿所述第二介质层270的第二通孔281，所述第二通孔281底部露出所述栅极结构250。

参考图19，形成所述第二通孔281之后，去除所述图形化的掩膜层291(参考图7)，露出所述第一通孔280。

参考图20，在所述第一通孔280和第二通孔281的壁和底部沉积金属层和金属化合物层271(ti/tin)，然后退火。

参考图21，在图20中的第一通孔280中形成与所述源漏掺杂区230电连接的第一接触孔插塞282；在图20中第二通孔281中形成与所述栅极结构250电连接的第二接触孔插塞283。

根据本发明的一个实施例，形成所述第一接触孔插塞282和第二接触孔插塞283的步骤包括：在所述第一通孔280底部和侧壁、第二通孔281底部和侧壁形成粘附层；形成所述粘附层之后，形成填充满所述第一通孔280以及第二通孔281的金属膜，所述金属膜顶部高于所述第二介质层270顶部；对所述金属膜进行平坦化处理，例如化学机械平坦化(cmp)，去除高于所述第二介质层270顶部的金属膜，形成所述第一接触孔插塞282和所述第二接触孔插塞283，并使得第一接触孔插塞282和所述第二接触孔插塞283的顶部与第二介质层270顶部齐平。

本实施例中，所述第一接触孔插塞282的材料为w，所述第二接触孔插塞283的材料为w。在本发明其他实施例中，所述第一接触孔插塞的材料还可以包括co、al、mo、cu极其组合，所述第二接触孔插塞的材料还可以包括co、al、mo、cu极其组合。

虽然上文对本发明进行了充分的披露，但本发明并非限定于此。任何本领域的技术人员，在不脱离本发明的精神和实质的范围内，均可作各种变动与修改，而本发明的保护范围应当以权利要求所限定的范围为准。