本发明涉及半导体制造技术领域，尤其涉及一种图像传感器及其形成方法。
背景技术：
图像传感器是将光学图像信号转换为电信号的半导体器件。在种类繁多的图像传感器中，互补金属氧化物半导体(complementarymetaloxidesemiconductor，简称cmos)图像传感器因其体积小、功耗低、价格低廉的优点而得到广泛应用。
现有的cmos图像传感器主要包括前照式(front-sideillumination，简称fsi)cmos图像传感器和后照式(back-sideillumination，简称bsi)cmos图像传感器两种。其中，后照式cmos图像传感器因其更好的光电转换效果而获得的更广泛的应用，所述后照式cmos图像传感器也可以称为背照式cmos图像传感器。
然而，现有的背照式cmos图像传感器的串扰问题仍非常严重，进而造成光电转换的精确度和稳定性不良。现有技术为了解决背照式cmos图像传感器像素阵列区的光线串扰和电子串扰问题，除了在后端进行堆栈外，还通过深沟槽隔离(deeptrenchisolation，简称dti)工艺在硅衬底中形成沟槽，并在形成的沟槽中填充绝缘材料和金属材料的方式，避免像素阵列区的光线串扰和电子串扰。
但是，由于在硅衬底中填充了金属材料，导致电荷会在硅衬底中堆积，时间长了，会对器件性能产生严重影响。
技术实现要素：
本发明解决的问题是如何更好的解决器件内部因电荷残留而导致的电子串扰问题，优化器件性能。
为了解决上述问题，本发明实施例提供一种图像传感器，包括：半导体衬底，所述半导体衬底包括并列的像素阵列区和逻辑区，所述像素阵列区内的半导体衬底内具有光电二极管；栅格，所述栅格在所述像素阵列区的半导体衬底表面上围成对应于所述光电二极管的开口，所述栅格包括：金属栅格，所述金属栅格的一端嵌入所述半导体衬底内；电荷引导层，所述电荷引导层的一端嵌入所述逻辑区的半导体衬底内，并与所述金属栅格电连接；滤色镜，设置于所述开口内。
可选的，所述电荷引导层接地或接可调电压。
可选的，所述电荷引导层的另一端和/或金属栅格的另一端自所述半导体衬底的表面伸出。
可选的，所述半导体衬底内具有沟槽，所述金属栅格的一端和所述电荷引导层的一端位于所述沟槽内。
可选的，所述沟槽的底部填充有绝缘层。
可选的，所述沟槽的内壁覆盖有势垒调节层。
可选的，所述栅格还包括：堆积栅格，堆叠在所述金属栅格上，所述堆积栅格的材料为介质材料。
可选的，所述图像传感器还包括：保护介质层，覆盖所述堆积栅格，或者所述堆积栅格和所述金属栅格伸出所述半导体衬底表面的部分。
本发明实施例还提供一种图像传感器的形成方法，包括：提供半导体衬底，所述半导体衬底包括并列的像素阵列区和逻辑区，所述像素阵列区内的半导体衬底内具有光电二极管；形成栅格，所述栅格在所述像素阵列区的半导体衬底表面上围成对应于所述光电二极管的开口，所述栅格包括：金属栅格，所述金属栅格的一端嵌入所述半导体衬底内；形成电荷引导层，所述电荷引导层的一端嵌入所述逻辑区的半导体衬底内，并与所述金属栅格电连接；在所述开口内设置滤色镜。
可选的，所述电荷引导层接地或接可调电压。
可选的，所述电荷引导层的另一端和/或金属栅格的另一端自所述半导体衬底的表面伸出。
可选的，所述栅格和电荷引导层的形成方法包括：在所述半导体衬底内形成沟槽，所述沟槽的图形与所述栅格和电荷引导层的图形对应；在所述沟槽内填充金属层，以形成所述金属栅格和电荷引导层。
可选的，在所述沟槽内填充金属层之前还包括：在所述沟槽内填充绝缘材料；对所述绝缘材料进行蚀刻，以得到绝缘层，所述金属栅格和电荷引导层堆叠于所述绝缘层表面。
可选的，在所述沟槽内填充金属层之前还包括：在沟槽内形成覆盖所述沟槽的内壁的势垒调节层。
可选的，所述栅格的形成方法还包括：形成屏蔽介质层，所述屏蔽介质层覆盖所述金属栅格，所述屏蔽介质层的材料为介质材料；对所述屏蔽介质层进行蚀刻，以形成堆叠于所述金属栅格表面的堆积栅格。
可选的，所述形成方法还包括：沉积保护介质层，所述保护介质层覆盖所述堆积栅格，或者所述堆积栅格和所述金属栅格伸出所述半导体衬底表面的部分。
与现有技术相比，本发明的技术方案具有以下优点：
本发明实施例所述图像传感器包括：半导体衬底，所述半导体衬底包括并列的像素阵列区和逻辑区，所述像素阵列区内的半导体衬底内具有光电二极管；栅格，所述栅格在所述像素阵列区的半导体衬底表面上围成对应于所述光电二极管的开口，所述栅格包括：金属栅格，所述金属栅格的一端嵌入所述半导体衬底内；电荷引导层，所述电荷引导层的一端嵌入所述逻辑区的半导体衬底内，并与所述金属栅格电连接；滤色镜，设置于所述开口内。较之现有的图像传感器，本发明实施例所述图像传感器能够通过所述电荷引导层将堆积在所述金属栅格上的电荷排出像素阵列区，从而更好的解决图像传感器的器件内部因电荷残留而导致的电子串扰问题，优化器件性能。
进一步，所述电荷引导层接地或接可调电压，以将从所述像素阵列区导出的电荷中和或排出图像传感器，更好的解决电荷堆积问题。
附图说明
图1示出本发明实施例的一种图像传感器的剖面结构示意图；
图2示出图1所示图像传感器的俯视图；
图3示出图1所示图像传感器中势垒调节层的结构示意图；
图4示出本发明实施例的另一种图像传感器的剖面结构示意图；
图5是本发明实施例的一种图像传感器的形成方法的流程图；
图6至图12是本发明实施例所述图像传感器的形成方法中各个步骤对应的器件剖面结构示意图；
图13示出本发明实施例的又一种图像传感器的剖面结构示意图；
图14示出本发明实施例的另一种图像传感器的剖面结构示意图。
具体实施方式
如背景技术所言，现有的图像传感器为了解决光线串扰和电子串扰问题而在硅衬底内填充的金属材料会在器件内部产生电荷堆积现象，如果这些残留在硅衬底内的电荷无法及时排出，势必会对器件的形成产生严重影响，如严重影响图像传感器的光电转换精确度和稳定性。
为了解决上述问题，本发明实施例提供一种图像传感器，包括：半导体衬底，所述半导体衬底包括并列的像素阵列区和逻辑区，所述像素阵列区内的半导体衬底内具有光电二极管；栅格，所述栅格在所述像素阵列区的半导体衬底表面上围成对应于所述光电二极管的开口，所述栅格包括：金属栅格，所述金属栅格的一端嵌入所述半导体衬底内；电荷引导层，所述电荷引导层的一端嵌入所述逻辑区的半导体衬底内，并与所述金属栅格电连接；滤色镜，设置于所述开口内。
本领域技术人员理解，本发明实施例所述图像传感器能够通过所述电荷引导层将堆积在所述金属栅格上的电荷排出像素阵列区，从而更好的解决图像传感器的器件内部因电荷残留而导致的电子串扰问题，优化器件性能。
进一步，所述电荷引导层接地或接可调电压，以将从所述像素阵列区导出的电荷中和或排出图像传感器，更好的解决电荷堆积问题。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1示出本发明实施例的一种图像传感器的剖面结构示意图。其中，所述图像传感器可以包括背照式cmos图像传感器，也可以包括其他具有相同或相近工作原理的图像传感器。
具体地，参考图1和图2，图像传感器1可以包括：半导体衬底100，所述半导体衬底100可以包括并列的像素阵列区120和逻辑区130，所述像素阵列区120内的半导体衬底100内具有光电二极管(图未示)；栅格240，所述栅格240在所述像素阵列区120的半导体衬底100表面上围成对应于所述光电二极管的开口140，所述栅格240可以包括：金属栅格160，所述金属栅格160的一端可以嵌入所述半导体衬底100内；电荷引导层150，所述电荷引导层150的一端嵌入所述逻辑区130的半导体衬底100内，并与所述金属栅格160电连接；滤色镜(图未示)，设置于所述开口140内。
更为具体地，所述半导体衬底100可以包括传感器层(图未示)，所述传感器层可以包括若干光电二极管，通常地，一个像素区的传感器层内具有一个光电二极管，多个所述像素区可以呈阵列排布，以形成图2所示的像素阵列区120，其中图2为所述图像传感器1的俯视图。进一步地，对于所述像素阵列区120包括的每一像素区，所述像素区的半导体衬底100表面可以具有红色滤色镜、绿色滤色镜或蓝色滤色镜。
作为一个非限制性实施例，参考图1和图2，在所述半导体衬底100上，所述逻辑区130可以并列的设置于所述像素阵列区120的外围，所述电荷引导层150可以为多个并分散的设置于所述逻辑区130的任意位置并与所述金属栅格160电连接，以使所述金属栅格160上堆积的电荷能够被快速引导至距其最近的电荷引导层150。
例如，如图2所示，所述电荷引导层150可以以多个金属平板(pad)230的形式分散的设置于半导体衬底100的逻辑区130的任意位置，并与所述像素阵列区120电连接。
优选地，所述电荷引导层150可以采用导电材料并与所述像素阵列区120的金属栅格160相导通，以将积累在所述像素阵列区120的电荷导出至所述电荷引导层150，导出的电荷可以进一步经由所述电荷引导层150接地导出。
在一个优选例中，所述电荷引导层150可以与所述金属栅格160采用同样的金属材料，以确保电荷的快速导出。
进一步地，参考图2，所述半导体衬底100中还可以形成有通孔210。例如，当所述半导体衬底100为硅衬底时，所述通孔210可以为硅通孔。
需要指出的是，虽然图2仅示出4个金属平板230，但在实际应用中，所述金属平板230的数量以及设置位置可以根据实际需要进行调整，在此不予赘述。
进一步地，所述栅格240可以用于分隔相邻的滤色镜和光电二极管。
进一步地，所述电荷引导层150可以接地；或者，也可以接可调电压，以根据的不同应用需求调节具体电压，以调节所述图像传感器1的电位。
进一步地，所述金属栅格160可以采用各种适当的金属材料，所述金属材料可以包括钨或铝。
进一步地，所述半导体衬底100内可以具有沟槽110，所述金属栅格160的一端和所述电荷引导层150的一端位于所述沟槽110内。优选地，所述金属栅格160嵌入所述半导体衬底100的一端，以及所述电荷引导层150嵌入所述半导体衬底100的一端可以位于所述沟槽110内。
作为一个非限制性实施例，所述沟槽110可以是通过深沟槽隔离(deeptrenchisolation，简称dti)工艺获得的。
进一步地，所述沟槽110的底部可以填充有绝缘层170。优选地，用于形成所述绝缘层170的绝缘材料可以包括氧化物，如sio2。
作为一个非限制性实施例，所述绝缘层170的上端距离所述半导体衬底100表面的高度可以占所述沟槽110深度的30％到40％。例如，所述沟槽110的2/3部分可以填充有所述绝缘层170，剩余1/3部分(即靠近所述半导体衬底100表面的1/3部分)可以填充有金属材料以形成所述金属栅格160和电荷引导层150。
进一步地，所述沟槽110的内壁可以覆盖有势垒调节层180，该势垒调节层180可以是高介电常数(high-k)材料层。
进一步地，所述势垒调节层180可以为多层结构。
作为一个非限制性实施例，参考图3，所述势垒调节层180从内至外可以包括低介电常数缓冲介质层1801，表面势垒调节层1802，低介电常数介质层1830，以及抗反射介质层1804。其中，所述低介电常数缓冲介质层1801可以采用氧化物(如sio2)材料；所述表面势垒调节层1802可以采用二氧化铪(hfo2)材料；所述低介电常数截至介质层1803可以采用氧化物(如sio2)材料；所述抗反射介质层1804可以采用氮化硅(si3n4)材料。参考图1和图3，所述低介电常数缓冲介质层1801可以与所述绝缘层170接触；所述抗反射介质层1804可以与所述半导体衬底100接触。
由上，采用所述势垒调节层180的构造设置，能够协助所述沟槽110更有效地阻挡电子通过，避免电子自像素区进入与该像素区相邻的其他像素区而发生电子串扰。
作为一个非限制性实施例，所述电荷引导层150的另一端和/或金属栅格160的另一端可以自所述半导体衬底100的表面伸出。其中，自所述半导体衬底100内逻辑区130的半导体衬底100表面伸出的电荷引导层150可以更多的容纳自所述像素阵列区120引导出的电荷；自所述半导体衬底100内像素阵列区120的半导体衬底100的表面伸出的金属栅格160则可以用于分隔相邻的滤色镜，以更好的防止光线串扰和电子串扰。
例如，参考图4，所述电荷引导层150的另一端和金属栅格160的另一端均自所述半导体衬底100的表面伸出。
优选地，所述电荷引导层150嵌入所述半导体100内的部分和自所述半导体衬底100的表面伸出的部分可以是一体成型的。
类似的，所述金属栅格160嵌入所述半导体100内的部分和自所述半导体衬底100的表面伸出的部分也可以是一体成型的。
进一步地，所述图像传感器1还可以包括位于所述滤色镜表面的透镜结构(图未示)。
进一步地，参考图4，所述栅格240还可以包括：堆积栅格190，堆叠在所述金属栅格160上，以使得所述栅格240的总体高度增大。优选地，所述堆积栅格190的材料可以为介质材料。
优选地，所述堆积栅格190和所述金属栅格160可以共同用于分隔相邻的滤色镜。
作为一个非限制性实施例，所述堆积栅格190的上端可以齐平于所述滤色镜的上端，或者高于所述滤色镜的上端。本领域技术人员理解，所述堆积栅格190的构造设置使得所述金属栅格160的高度可以适当的降低，极大地降低工艺复杂度。进一步地，采用金属栅格160叠加堆积栅格190形成的隔断层具有易蚀刻的优点，较之金属栅格160，所述堆积栅格190的光阻厚度具有更大的保障，在后续蚀刻过程中不会出现不必要的蚀刻。
进一步地，所述堆积栅格190还可以辅助所述金属栅格160更好地解决所述像素区和滤色镜的光线串扰问题，从而有效改善大入射角时可能产生的量子效率退化的问题，优化器件信噪比。
进一步地，所述介质材料可以包括光学介质材料。优选地，所述光学介质材料可以包括氧化物，如二氧化硅(sio2)等具有一定程度的光线反射效果的材料。例如，所述氧化物可以为金属氧化物，以获得更好的光线反射效果；或者，所述氧化物还可以为非金属氧化物，以进一步降低后续蚀刻时的工艺复杂度。
进一步地，所述图像传感器1还可以包括：保护介质层101。优选地，所述保护介质层101可以采用氧化物材料形成。例如，所述氧化物材料可以包括sio2。
在一个非限制性实施例中，参考图1，所述金属栅格160的另一端未自所述半导体衬底100的表面伸出，则所述保护介质层101(图1中未示出)可以覆盖所述金属栅格160。
作为一个变化例，参考图4，所述金属栅格160的另一端自所述半导体衬底100的表面伸出，则所述保护介质层101可以覆盖所述堆积栅格190和金属层160b，所述金属层160b为所述金属栅格160伸出所述半导体衬底100表面的部分。
图5是本发明实施例的一种图像传感器的形成方法的流程图。其中，所述形成过程可以用于形成上述图1至图3所示的图像传感器1。
具体地，在本实施例中，所述图像传感器的形成方法可以包括如下步骤：
步骤s101，提供半导体衬底，所述半导体衬底包括并列的像素阵列区和逻辑区，所述像素阵列区内的半导体衬底内具有光电二极管。
步骤s102，形成栅格，所述栅格在所述像素阵列区的半导体衬底表面上围成对应于所述光电二极管的开口，所述栅格包括：金属栅格，所述金属栅格的一端嵌入所述半导体衬底内。
步骤s103，形成电荷引导层，所述电荷引导层的一端嵌入所述逻辑区的半导体衬底内，并与所述金属栅格电连接。
步骤s104，在所述开口内设置滤色镜。
作为一个非限制性实施例，所述半导体衬底可以为适于背照式cmos图像传感器的硅衬底。下面参考图1、图2、图5、图6至图8对形成图1所示图像传感器1的形成方法进行详细描述。
参考图6，在所述半导体衬底100内形成沟槽110，所述沟槽110的图形与所述栅格240和电荷引导层150的图形对应，亦即在像素阵列区120，相邻沟槽110在二维平面上围成的区域形成开口140，在逻辑区130，所述沟槽用于形成所述电荷引导层150。
作为一个非限制性实施例，可以通过dti工艺在所述半导体衬底100内形成所述沟槽110。
进一步地，参考图7，在形成所述沟槽110后，还可以在所述沟槽110内形成覆盖所述沟槽110的内壁的势垒调节层180。具体地，所述势垒调节层180的具体内容可以参考上述图1至图4中的相关描述，在此不予赘述。
进一步地，参考图8，在形成所述势垒调节层180后，还可以在所述沟槽110内填充绝缘材料。进一步地，对所述绝缘材料进行蚀刻，以得到绝缘层170，后续形成的金属栅格160和电荷引导层150可以堆叠于所述绝缘层170表面。具体地，对所述绝缘材料的蚀刻深度可以占所述沟槽110深度的30％到40％。
或者，为了简化流程，也可以在填充阶段直接将所述绝缘材料填充至所述沟槽110深度的30％到40％处，以省去后续的蚀刻步骤。
更为具体地，所述绝缘层170的具体内容可以参考上述图1至图4中的相关描述，在此不予赘述。
进一步地，参考图1，在形成所述绝缘层170后，还可以继续在所述沟槽110内填充金属层，以形成所述金属栅格160和电荷引导层150。
优选地，所述金属栅格160和电荷引导层150可以是一体成型的，以在两者之间形成电连接。
进一步地，所述电荷引导层150可以接地或接可调电压，以泄放自所述金属栅格160引导出的电荷。
作为一个非限制性实施例，参考图1，所述电荷引导层150和金属栅格160的一端嵌入所述沟槽110内，另一端可以齐平于所述半导体衬底100表面。
进一步地，还可以在所述半导体衬底100的表面形成沉积保护介质层(也可称为保护介质层，即上述图4所述的保护介质层101)，所述保护介质层覆盖所述金属栅格160暴露在所述半导体衬底100表面的部分，以起到隔绝防氧化的作用。
作为一个变化例，在获得图8所示的绝缘层170后，通过调节在所述沟槽110内填充的金属层的厚度，可以形成图4所示的图像传感器1。其中，图4所示的图像传感器1的电荷引导层150的另一端和金属栅格160的另一端均自所述半导体衬底100的表面伸出。
例如，参考图9，在向所述沟槽110内填充金属层时，填充的金属层的表面可以高于所述半导体衬底100的表面。亦即，对于所述半导体衬底100内像素阵列区120的沟槽110，填充的金属层可以包括在所述沟槽110内的金属层160a，以及所述半导体衬底100表面的金属层160b’，并且两者是一体成型的。
进一步地，对于所述半导体衬底100内逻辑区130的沟槽110，填充的金属层可以包括在所述沟槽内的金属层150a，以及所述半导体衬底100表面的金属层160b’。
进一步地，参考图10，根据所述沟槽110的图形，可以对所述半导体衬底100内像素阵列区120的半导体衬底100表面的金属层160b’和逻辑区130的半导体衬底100表面的金属层160b’进行蚀刻，以形成所述金属栅格160和电荷引导层150。其中，与图1所示的金属栅格160和电荷引导层150的区别在于，图10经过蚀刻获得的金属栅格160和电荷引导层150的一端均自所述半导体衬底100的表面伸出。
优选地，对所述半导体衬底100表面的金属层160b’蚀刻后可以获得所述金属层160b，由于所述半导体衬底100表面的金属层160b’与所述金属层160a是一体成型的，所以所述金属层160b和金属层160a也是一体成型的。
类似的，所述金属层150a和金属层150b也是一体成型的，两者共同形成所述电荷引导层150。
进一步地，所述电荷引导层150和金属栅格160电连接。
作为一个非限制性实施例，可以对所述半导体衬底100表面的金属层160b’进行掩膜沉积，以获取所述沟槽110表面的栅格240的图形并进行蚀刻，完成蚀刻后进行清洗，以获取所述金属层160b，进而获取所述金属栅格160。
同时，还可以对所述半导体衬底100内逻辑区130的表面的金属层160b’进行掩膜沉积，以获取所述沟槽110表面的电荷引导层150的图形并进行蚀刻，完成蚀刻后进行清洗，以获取所述金属层150b，进而获取所述电荷引导层150。
进一步地，参考图11，在形成所述金属栅格160后，还可以继续形成屏蔽介质层190’，所述屏蔽介质层190’覆盖所述金属栅格160，所述屏蔽介质层190’的材料为介质材料。优选地，所述屏蔽介质层190’可以覆盖所述金属层160b。
作为一个非限制性实施例，可以在所述金属栅格160上重新生长一层氧化物作为所述屏蔽介质层190’。
进一步地，参考图12，可以对所述屏蔽介质层190’进行蚀刻，以形成堆叠于所述金属栅格160表面的堆积栅格190。优选地，所述堆积栅格190可以堆叠于所述金属层160b表面。
作为一个非限制性实施例，可以对所述屏蔽介质层190’进行掩膜沉积以获取所述栅格240的图形并进行蚀刻，完成蚀刻后进行清洗，以获取所述堆积栅格190。
进一步地，参考图4，在获取所述堆积栅格190后，还可以在所述栅格240上沉积氧化层作为保护介质层101，所述保护介质层101可以覆盖所述堆积栅格190和所述金属层160b。
进一步地，还可以在所述开口140内依次设置滤色镜和透镜结构，以形成图4所示图像传感器1。
作为另一个变化例，参考图13，所述金属栅格160的另一端可以自所述半导体衬底100的表面伸出，而所述电荷引导层150的另一端则可以与所述半导体衬底100的表面齐平。例如，在对所述半导体衬底100表面的金属层160b’进行掩膜沉积时，仅获取所述沟槽110表面的栅格240的图形并进行蚀刻，完成蚀刻后进行清洗，以获取所述金属层160b，进而获取自所述半导体衬底100表面伸出的金属栅格160，以及齐平于所述半导体衬底100表面的电荷引导层150。
或者，参考图14，所述电荷引导层150的另一端可以自所述半导体衬底100的表面伸出，而所述金属栅格160的另一端则可以与所述半导体衬底100的表面齐平。例如，在对所述半导体衬底100表面的金属层160b’进行掩膜沉积时，仅获取所述沟槽110表面的电荷引导层150的图形并进行蚀刻，完成蚀刻后进行清洗，以获取所述金属层150b，进而获取自所述半导体衬底100表面伸出的电荷引导层150，以及齐平于所述半导体衬底100表面的金属栅格160。
为了简化，图13和图14中未示出保护介质层和堆积栅格，相关的形成方法可以参考前述相关内容，在此不予赘述。
由上，采用本实施例的方案，能够通过dti工艺，在所述半导体衬底的像素阵列区内形成沟槽的同时，在所述半导体衬底的逻辑区同步形成一个或多个沟槽。进一步地，通过在形成的所有沟槽内填充金属，并且逻辑区的沟槽和像素阵列区的沟槽是电连接的，使得累积在像素阵列区的电荷(可能由金属栅格导致)能够被充分引导至所述逻辑区的电荷引导层，从而有效避免像素阵列区的电荷积累影响图像传感器的器件性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。