半导体器件及其形成方法与流程

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术：

mos(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。mos晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。

mos晶体管的工作原理是：在栅极结构施加电压，通过调节栅极结构底部沟道的电流来产生开关信号。

然而，现有技术中mos晶体管构成的半导体器件的性能仍有待提高。

技术实现要素：

本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，基底上具有第一栅极结构；在第一栅极结构侧壁形成侧墙膜；在第一栅极结构的两侧形成牺牲层，牺牲层覆盖侧墙膜；在基底上形成覆盖牺牲层侧壁的底层介质层；形成底层介质层后，刻蚀去除牺牲层，在底层介质层和侧墙膜之间形成第一开口；在第一开口中形成插塞。

可选的，所述侧墙膜的材料为sio2或siocn。

可选的，所述侧墙膜的介电常数为2.5～3.7。

可选的，所述侧墙膜的厚度为5nm～12nm。

可选的，所述牺牲层的材料为无定型硅或多晶硅。

可选的，第一栅极结构具有相对的第一侧以及相对的第二侧；所述牺牲层覆盖第一栅极结构第一侧侧壁的侧墙膜；形成所述牺牲层的方法包括：在所述基底上形成牺牲膜，所述牺牲膜覆盖基底、侧墙膜和第一栅极结构；平坦化牺牲膜以去除第一栅极结构顶部的牺牲膜；平坦化牺牲膜后，刻蚀牺牲膜以去除第一栅极结构第二侧的牺牲膜，形成所述牺牲层。

可选的，在形成所述牺牲层之前，所述侧墙膜还位于基底上、以及第一栅极结构的顶部；在形成牺牲层的过程中去除第一栅极结构顶部的侧墙膜；形成牺牲层后，牺牲层和基底之间具有侧墙膜；所述半导体器件的形成方法还包括：形成所述底层介质层之后，且在去除所述牺牲层之前，去除第一栅极结构，在底层介质层中形成栅开口，所述栅开口的侧壁具有侧墙膜；在所述栅开口中形成第二栅极结构；形成第二栅极结构后，去除所述牺牲层。

可选的，形成所述侧墙膜的工艺为原子层沉积工艺。

可选的，在形成所述侧墙膜之前，所述第一栅极结构的顶部表面还具有掩膜保护层；在形成所述牺牲层之前，所述侧墙膜还位于掩膜保护层的侧壁和顶部表面；在形成牺牲层的过程中去除掩膜保护层顶部表面的侧墙膜；形成牺牲层后，且在去除第一栅极结构之前，暴露出掩膜保护层的顶部表面；在形成所述底层介质层之后，且在去除第一栅极结构之前，去除掩膜保护层。

可选的，还包括：在去除所述第一栅极结构之前，刻蚀部分牺牲层，使牺牲层的顶部表面低于底层介质层的顶部表面，底层介质层和侧墙膜之间具有位于牺牲层上的第三开口；在第三开口中形成覆盖层；形成所述覆盖层后，去除所述第一栅极结构；在形成所述第二栅极结构的过程中，去除所述覆盖层。

可选的，所述覆盖层的材料为sio2、sin或sibcn。

可选的，所述覆盖层的厚度为20nm～50nm。

可选的，在形成所述侧墙膜之前，在所述第一栅极结构两侧的基底中分别形成源漏掺杂层。

可选的，在形成所述牺牲层之前，所述侧墙膜还位于源漏掺杂层表面；所述牺牲层位于源漏掺杂层上；去除所述牺牲层直至暴露出源漏掺杂层表面的侧墙膜；刻蚀第一开口底部的侧墙膜直至暴露出源漏掺杂层表面，在第一开口底部形成第二开口；所述插塞还位于第二开口中。

可选的，还包括：在形成所述插塞之前，在第一开口和第二开口底部的源漏掺杂层表面形成金属硅化物层。

可选的，还包括：在形成源漏掺杂层之前，在第一栅极结构侧壁形成偏移侧墙；所述源漏掺杂层分别位于第一栅极结构和偏移侧墙两侧的基底中。

可选的，所述偏移侧墙的材料为氮化硅。

可选的，在去除牺牲层的过程中，对牺牲层的刻蚀速率与对侧墙膜的刻蚀速率之比为80:1～200:1，对牺牲层的刻蚀速率与对底层介质层的刻蚀速率之比为50:1～100:1。

相应的，本发明还提供一种采用上述任意一项方法形成的半导体器件。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案提供的半导体器件的形成方法中，第一栅极结构侧壁的侧墙膜用于调节插塞至第一栅极结构之间的距离。牺牲层为第一开口的位置占据空间，形成底层介质层后，刻蚀去除牺牲层以形成第一开口，第一开口的侧壁暴露出侧墙膜。由于第一开口是通过刻蚀去除牺牲层而形成的，而不是通过刻蚀去除部分底层介质层而形成的，因此侧墙膜的材料选择不受到底层介质层的材料的限制。侧墙膜的材料可以选择较低介电常数的材料，以降低半导体器件的寄生电容。综上，提高了半导体器件的性能。

附图说明

图1至图11是本发明一实施例中半导体器件形成过程的结构示意图。

具体实施方式

正如背景技术所述，现有技术形成的半导体器件的性能较差。

一种半导体器件的形成方法，包括：提供基底，基底上具有若干第一栅极结构；在第一栅极结构侧壁形成侧墙；在第一栅极结构和侧墙两侧的基底中形成源漏掺杂层；在基底和源漏掺杂层上形成层间介质层，层间介质层覆盖侧墙的侧壁；形成层间介质层后，去除第一栅极结构，在层间介质层中形成栅开口；在栅开口中形成第二栅极结构；在第二栅极结构两侧的层间介质层中形成插塞开口，所述插塞开口暴露出侧墙；在插塞开口中形成插塞。

所述插塞开口采用自对准接触孔工艺而形成。

刻蚀第二栅极结构两侧的层间介质层，在第二栅极结构两侧的层间介质层中形成插塞开口。为了降低侧墙受到形成插塞开口的刻蚀工艺的损耗，因此在形成插塞开口的刻蚀工艺中，对层间介质层的刻蚀速率要远大于侧墙的刻蚀速率。因此，侧墙材料的选择受到层间介质层的材料的限制。通常，层间介质层的材料为氧化硅，侧墙的材料为氮化硅。然而，氮化硅的介电常数相对于氧化硅的介电常数较大，因此较大介电常数的侧墙导致半导体器件的寄生电容较大，进而降低了半导体器件的性能。

在此基础上，本发明提供一种半导体器件的形成方法，包括：在第一栅极结构侧壁形成侧墙膜；在第一栅极结构的两侧形成牺牲层，牺牲层覆盖侧墙膜；在基底上形成覆盖牺牲层侧壁的底层介质层；形成底层介质层后，刻蚀去除牺牲层，在底层介质层和侧墙膜之间形成第一开口；在第一开口中形成插塞。所述方法提高了半导体器件的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1至图11是本发明一实施例中半导体器件形成过程的结构示意图。

参考图1，提供基底，基底上具有第一栅极结构120。

本实施例中，以所述半导体器件为鳍式场效应晶体管为示例进行说明，在其它实施例中，半导体器件为平面式的mos晶体管。

本实施例中，所述基底包括半导体衬底100和位于半导体衬底100上的鳍部110。在其它实施例中，当半导体器件为平面式的mos晶体管时，基底为平面式的半导体衬底。

本实施例中，还包括：在所述半导体衬底100上形成隔离层，隔离层覆盖鳍部110的部分侧壁，所述隔离层的表面低于鳍部110的顶部表面。所述隔离层的材料包括氧化硅。

所述第一栅极结构120包括位于基底上的第一栅介质层和位于第一栅介质层上的第一栅电极层。第一栅介质层的材料为氧化硅。第一栅电极层的材料为多晶硅。

本实施例中，第一栅极结构120横跨鳍部110、且覆盖鳍部110的部分顶部表面和部分侧壁表面。具体的，第一栅介质层位于隔离层部分表面、且覆盖鳍部110的部分顶部表面和部分侧壁表面。

第一栅极结构120的数量为一个或多个。

本实施例中，第一栅极结构120的顶部表面具有掩膜保护层121。

所述掩膜保护层121的材料包括氮化硅。

本实施例中，还包括：形成隔离层后，在第一栅极结构120的侧壁表面形成偏移侧墙130(offsetspacer)；具体的，在第一栅极结构120的侧壁表面和掩膜保护层121的侧壁表面形成偏移侧墙130。

所述偏移侧墙130的材料为氮化硅。

所述偏移侧墙130的厚度为3nm～10nm。

本实施例中，还包括：对第一栅极结构120和偏移侧墙130两侧的基底进行轻掺杂注入，在第一栅极结构120和偏移侧墙130两侧的基底中分别形成轻掺杂区(未图示)；具体的，轻掺杂区分别位于第一栅极结构120和偏移侧墙130两侧的鳍部110中。

本实施例中，还包括：在第一栅极结构120和偏移侧墙130两侧的基底中分别形成源漏掺杂层140，具体的，在第一栅极结构120和偏移侧墙130两侧的鳍部110中分别形成源漏掺杂层140。

本实施例中，形成源漏掺杂层140的工艺在进行轻掺杂注入之后进行。

本实施例中，形成所述源漏掺杂层140的方法包括：在第一栅极结构120和偏移侧墙130两侧的鳍部110中分别形成源漏凹槽；在所述源漏凹槽中外延生长源漏掺杂层140。

在外延生长源漏掺杂层140的过程中，偏移侧墙130和掩膜保护层121保护第一栅极结构120，避免源漏掺杂层140的材料生长在第一栅极结构120的表面。

本实施例中，偏移侧墙130的作用包括：作为轻掺杂注入的掩膜，并定义轻掺杂区和第一栅极结构120之间的距离；偏移侧墙130定义出源漏掺杂层140至第一栅极结构120之间的距离。

在其它实施例中，采用离子注入的方式在第一栅极结构和偏移侧墙两侧的基底中分别形成源漏掺杂层，相应的，在形成偏移侧墙之前，对第一栅极结构两侧的基底进行轻掺杂注入，在第一栅极结构两侧的基底中分别形成轻掺杂区。

参考图2，在第一栅极结构120侧壁形成侧墙膜150。

所述侧墙膜150的材料为sio2或siocn。

所述侧墙膜150的介电常数为2.5～3.7。

所述侧墙膜150的厚度为5nm～12nm。

所述侧墙膜150还位于基底上、源漏掺杂层140表面以及第一栅极结构120的顶部。

本实施例中，第一栅极结构120的顶部表面具有掩膜保护层121，相应的，所述侧墙膜150还位于掩膜保护层121的侧壁和顶部表面。

具体的，第一栅极结构120侧壁表面的偏移侧墙130位于第一栅极结构120侧壁的侧墙膜150和第一栅极结构120之间，掩膜保护层121侧壁表面的偏移侧墙130位于掩膜保护层121侧壁的侧墙膜150和掩膜保护层121之间。

所述侧墙膜150的作用包括：第一栅极结构120侧壁的侧墙膜150用于调节后续牺牲层至第一栅极结构120之间的距离，相应的，调节后续插塞至第二栅极结构之间的距离；源漏掺杂层140表面的侧墙膜150作为后续刻蚀去除牺牲层的停止层。

形成所述侧墙膜150的工艺为沉积工艺，如原子层沉积工艺。

采用原子层沉积工艺形成所述侧墙膜150，好处包括：使得侧墙膜150的厚度均匀性较好。

参考图3，在第一栅极结构120的两侧形成牺牲层160，牺牲层160覆盖侧墙膜150。

所述牺牲层160位于源漏掺杂层140上。

所述牺牲层160的材料为无定型硅或多晶硅。

第一栅极结构120具有相对的第一侧以及相对的第二侧；所述牺牲层160覆盖第一栅极结构120第一侧侧壁的侧墙膜150，且牺牲层160暴露出第一栅极结构120第二侧侧壁的侧墙膜150。

形成所述牺牲层160的方法包括：在所述基底上形成牺牲膜(未图示)，所述牺牲膜覆盖基底、侧墙膜150和第一栅极结构120；平坦化牺牲膜以去除第一栅极结构120顶部的牺牲膜；平坦化牺牲膜后，刻蚀牺牲膜以去除第一栅极结构120第二侧的牺牲膜，形成所述牺牲层160。

本实施例中，平坦化牺牲膜，还去除了偏移侧墙130顶部的牺牲膜、以及位于第一栅极结构120侧壁的侧墙膜150顶部的牺牲膜。

所述牺牲层160的作用包括：牺牲层160用于定义后续第一开口的位置，后续去除牺牲层160，从而形成第一开口。

本实施例中，在形成牺牲层160的过程中去除第一栅极结构120顶部的侧墙膜150，具体的，在形成牺牲层160的过程中去除掩膜保护层121顶部表面的侧墙膜150。

本实施例中，平坦化牺牲膜直至暴露出掩膜保护层121顶部表面。

形成牺牲层160后，且在后续去除第一栅极结构120之前，暴露出掩膜保护层121的顶部表面。

形成牺牲层160后，牺牲层160和基底之间具有侧墙膜150，具体的，牺牲层160和源漏掺杂层140之间具有侧墙膜150。

参考图4，在基底上形成覆盖牺牲层160侧壁的底层介质层170。

所述底层介质层170的材料包括氧化硅。

形成底层介质层170后，去除牺牲层160，在底层介质层170和侧墙膜150之间形成第一开口。

本实施例中，还包括：形成所述底层介质层170之后，且在后续去除所述牺牲层160之前，去除第一栅极结构120，在底层介质层170中形成栅开口，所述栅开口的侧壁具有侧墙膜150；在所述栅开口中形成第二栅极结构；形成第二栅极结构后，去除所述牺牲层160。

本实施例中，还包括：在形成所述底层介质层170之后，且在去除第一栅极结构120之前，去除掩膜保护层121。

本实施例中，还包括：在去除所述第一栅极结构120和掩膜保护层121之前，刻蚀部分牺牲层160，使牺牲层160的顶部表面低于底层介质层170的顶部表面，底层介质层170和侧墙膜150之间具有位于牺牲层160上的第三开口；在第三开口中形成覆盖层；形成所述覆盖层后，去除掩膜保护层121和第一栅极结构120；在形成第二栅极结构的过程中，去除所述覆盖层。

参考图5，刻蚀部分牺牲层160，使牺牲层160的顶部表面低于底层介质层170的顶部表面，底层介质层170和侧墙膜150之间具有位于牺牲层160上的第三开口161。

刻蚀部分牺牲层160以形成第三开口161的工艺为干刻工艺或湿刻工艺。本实施例中，刻蚀部分牺牲层160以形成第三开口161的工艺为干刻工艺，采用的气体包括hbr和h2。

参考图6，在第三开口161(参考图5)中形成覆盖层180。

所述覆盖层180的材料为sio2、sin或sibcn。本实施例中，覆盖层180的材料为sio2。

所述覆盖层180的作用包括：在后续去除第一栅极结构120的过程中，尤其是去除第一栅电极层的过程中，覆盖层180保护牺牲层160，避免去除第一栅极结构120的工艺将牺牲层160也去除。

形成所述覆盖层180的方法包括：在所述第三开口161中、底层介质层170上、第一栅极结构120、侧墙膜150和掩膜保护层121上形成覆盖膜(未图示)；平坦化所述覆盖膜直至去除第一栅极结构120上的覆盖膜，形成所述覆盖层180。

本实施例中，平坦化所述覆盖膜直至暴露出掩膜保护层121的顶部表面。

平坦化所述覆盖膜的工艺包括化学机械研磨工艺。

本实施例中，覆盖层180的底部表面高于或齐平于第一栅极结构120的顶部表面。后续去除在形成第二栅极结构的过程中去除覆盖层180，因此覆盖层180的底部表面的位置影响第二栅极结构顶部表面的位置，避免第二栅极结构相对于第一栅极结构的高度过小。

在其它实施例中，覆盖层的底部表面低于第一栅极结构的顶部表面。

本实施例中，所述覆盖层180的厚度为20nm～50nm。若覆盖层180的厚度小于20nm，导致在后续去除第一栅极结构120的过程中，覆盖层180对牺牲层160的保护作用较弱。若覆盖层180的厚度大于50nm，导致后续第二栅极结构的高度比第一栅极结构120的高度过低，第二栅极结构的尺寸难以满足工艺的要求。

在其它实施例中，不形成第三开口和覆盖层。

参考图7，形成所述覆盖层180后，去除所述第一栅极结构120(参考图6)，在底层介质层170中形成栅开口190，所述栅开口190的侧壁具有侧墙膜150。

所述栅开口190的侧壁还具有偏移侧墙130，且栅开口190侧壁的侧墙膜150位于底层介质层170和偏移侧墙130之间。

本实施例中，在形成所述覆盖层180后，且在去除第一栅极结构120之前，还包括：去除掩膜保护层121(参考图6)。

本实施例中，在形成覆盖层180后，由于第一栅极结构120的顶部没有侧墙膜150，相应的，形成覆盖层180后，无需去除第一栅极结构120顶部的侧墙膜150。这样，避免在去除第一栅极结构120顶部的侧墙膜150的过程中对底层介质层170和覆盖层180造成损耗。

在其它实施例中，平坦化牺牲膜直至暴露出掩膜保护层顶部表面的侧墙膜，在平坦化所述覆盖膜的过程中，还去除第一栅极结构上的侧墙膜。

在其它实施例中，平坦化牺牲膜直至暴露出掩膜保护层顶部表面的侧墙膜，在平坦化所述覆盖膜的过程中未去除第一栅极结构上的侧墙膜，那么需要在形成覆盖层后，去除第一栅极结构上的侧墙膜，之后再去除掩膜保护层和第一栅极结构。

参考图8，在所述栅开口190(参考图7)中形成第二栅极结构200。

本实施例中，还包括：在形成所述第二栅极结构200的过程中，去除所述覆盖层180(参考图7)。

具体的，在所述栅开口190中、偏移侧墙130和侧墙膜150上、以及覆盖层180和底层介质层170上形成第二栅极结构材料层；平坦化第二栅极结构材料层，以去除底层介质层170上的第二栅极结构材料层、偏移侧墙130和侧墙膜150上的第二栅极结构材料层、以及覆盖层180。

所述第二栅极结构200包括位于所述栅开口190中的第二栅介质层和第二栅电极层。第二栅介质层位于所述栅开口190的侧壁和底部，所述第二栅电极层位于第二栅介质层上。第二栅介质层的材料为高k(k大于3.9)介质材料，第二栅电极层的材料为金属，如钨。

参考图9，形成第二栅极结构200后，刻蚀去除所述牺牲层160(参考图8)，在底层介质层170和侧墙膜150之间形成第一开口210。

具体的，在底层介质层170和第二栅极结构200侧壁的侧墙膜150之间形成第一开口210。

在去除牺牲层160的过程中，对牺牲层160的刻蚀速率与对侧墙膜150的刻蚀速率之比为80:1～200:1，对牺牲层160的刻蚀速率与对底层介质层170的刻蚀速率之比为50:1～100:1。

刻蚀去除所述牺牲层160的工艺为干刻工艺或湿刻工艺。本实施例中，采用干刻工艺去除牺牲层160，参数包括：采用的气体包括hbr和h2。

本实施例中，去除所述牺牲层160直至暴露出源漏掺杂层140表面的侧墙膜150。

本实施例中，还包括：刻蚀第一开口210底部的侧墙膜150直至暴露出源漏掺杂层140表面，在第一开口210底部形成第二开口。

由于第一开口210是通过刻蚀去除牺牲层160而形成的，而不是通过刻蚀去除部分底层介质层170而形成的，因此侧墙膜150的材料选择不受到底层介质层170的材料的限制。侧墙膜150的材料可以选择较低介电常数的材料，以降低半导体器件的寄生电容。

参考图10，刻蚀第一开口210底部的侧墙膜150直至暴露出源漏掺杂层140表面，在第一开口210底部形成第二开口220。

参考图11，在第一开口210和第二开口220中形成插塞230。

本实施例中，还包括：在形成所述插塞230之前，在第一开口210和第二开口220底部的源漏掺杂层140表面形成金属硅化物层(未图示)。

相应的，本发明还提供一种采用上述方法形成的半导体器件。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。