一种具有电流阻挡层的LED外延结构的制作方法

本实用新型涉及半导体技术领域，尤其是一种具有电流阻挡层的LED外延结构。

背景技术：

随着电子技术的不断更新，照明市场和背光市场对LED芯片的高亮度和强光效提出了新的要求，而在外延生长和芯片工艺制造过程中，如何提高LED的内量子效率和外量子效率成为争相研究的热点。有效电流注入和最大化的电子空穴复合，是影响LED量子效率的关键。因此，在外延生长和芯片工艺中，都会想办法把电极下面最密集的电流向周围尽可能的均匀扩展，以使得有效光区域范围扩大，电流阻挡层的概念也由此得来。但是传统的GaN基LED的电子数量和迁移率远大于空穴，导致在多量子阱发光层复合完成后仍有大量剩余电子，这些电子容易溢出于P型GaN层与空穴结合，产生非辐射复合，降低注入多量子阱发光层的空穴数量，导致发光效率和强度下降。因此，为了降低电子溢出至P型GaN层，一般在生长完低温P型GaN层(即LP层，一般P型GaN分三层，第一层为LP层)之后生长一层Al GaN电流阻挡层，但由于该电流阻挡层设置于LP层之后，电子溢出仍然难以避免。

中国专利文献CN105514226A公开了一种外延结构，将无掺杂的AlN材料作为电流阻挡层，以达到有效增强发光二极管P型电流扩展的效果，但由于该层是设置于P型GaN层之上生长，无法阻挡有源层中电子溢出问题，同时对增加空穴向有源层中移动数量不明显，无法从根本上解决空穴浓度问题。

技术实现要素：

为了解决上述问题，本实用新型的目的是提供一种具有电流阻挡层的LED外延结构，其中的电流阻挡层设置在有源层和LP层之间，能够有效避免电子溢出至P型GaN层，同时有利于空穴扩展和显著提高空穴浓度。

本实用新型解决其问题所采用的技术方案是：

一种具有电流阻挡层的LED外延结构，包括衬底以及依次层叠在衬底上的未掺杂的GaN缓冲层、N型GaN层、有源层和P型GaN层，P型GaN层包括依次层叠的LP层和HP层，本LED外延结构还包括层叠在有源层和LP层之间的电流阻挡层，电流阻挡层包括一层或一层以上的分阻挡层，分阻挡层包括掺Mg的AlGaN势垒层和GaN势阱层。

优选地，电流阻挡层的厚度为0.04-0.07μm。

进一步，分阻挡层中AlGaN势垒层和GaN势阱层的厚度比在2:1到3:1之间。

优选地，AlGaN势垒层的厚度为0.005-0.006μm，GaN势阱层的厚度为0.002-0.003μm。

进一步，电流阻挡层包括4-6层分阻挡层。

优选地，分阻挡层的厚度为0.03-0.06μm。

优选地，N型GaN层的厚度为3-4μm，P型GaN层的厚度为0.18-0.26μm。

优选地，GaN缓冲层的厚度为1.5-3μm。

进一步，有源层的厚度为0.1-0.3μm，包括间隔交替的InGaN势阱层和GaN势垒层。

进一步，InGaN势阱层和GaN势垒层间隔交替的次数为8-15。

本实用新型的有益效果是：本实用新型提供的一种具有电流阻挡层的LED外延结构，包括层叠在有源层和LP层之间的电流阻挡层，电流阻挡层包括一或多层分阻挡层，分阻挡层包括掺Mg的的AlGaN势垒层和GaN势阱层，设置LP层是为了增加空穴密度，AlGaN势垒层和GaN势阱层相互间隔交替的超晶格结构设计能够大幅提升外延晶体亮度。因此，本实用新型能够有效避免电子溢出至P型GaN层，有利于空穴的扩展和显著提高空穴浓度，成功解决了现有技术中LED阻挡电子溢出效果差，以及限制空穴的扩展能力而造成的发光效率低的难题。

附图说明

下面结合附图给出本实用新型较佳实施例，以详细说明本实用新型的实施方案。

图1是本实用新型的外延结构示意图；

图2是本实用新型的电流阻挡层的结构示意图；

图3是本实用新型的有源层的结构示意图。

具体实施方式

为了不致产生歧义，出现过的“LP层”指的是P型低温GaN层，“HP层”指的是P型高温GaN层。

参照图1和图2，一种具有电流阻挡层的LED外延结构，包括衬底6以及依次层叠在衬底上的未掺杂的GaN缓冲层1、N型GaN层2、有源层3和P型GaN层5，P型GaN层5包括依次层叠的LP层51和HP层52，本LED外延结构还包括层叠在有源层3和LP层51之间的电流阻挡层4，电流阻挡层4包括一层或一层以上的分阻挡层43，分阻挡层43包括掺Mg的AlGaN势垒层41和GaN势阱层42；设置LP层51是为了增加空穴密度，AlGaN势垒层41和GaN势阱层42的超晶格结构设计能够大幅提升外延晶体亮度，工业上常用的衬底6是蓝宝石衬底、SiC衬底或Si衬底,衬底6厚度大约为200-1000μm。因此，本实用新型能够有效避免电子溢出至P型GaN层5，有利于空穴的扩展和显著提高空穴浓度，提升了外延晶体的发光效率并且晶格失配小，从而提高了晶体的成品质量，成功解决了现有技术中LED阻挡电子溢出效果差，以及限制空穴的扩展能力而造成的发光效率低的难题。

其中，参照图2，电流阻挡层4的厚度为0.04-0.07μm，分阻挡层中AlGaN势垒41和GaN势阱层42的厚度比在2:1到3:1之间，AlGaN势垒层41的厚度为0.005-0.006μm，GaN势阱层42的厚度为0.002-0.003μm，厚度和厚度比的设置主要考虑的是电子与空穴间的复合能力，避免因设置得过大或过小而产生空穴移动距离较短的问题，进一步造成外延晶体的晶格失配大，容易造成外延晶体断裂。

其中，参照图2，电流阻挡层4包括4-6层分阻挡层43，分阻挡层43的厚度为0.03-0.06μm，周期不宜设置得过小或过大，即小于4或大于6，否则难以满足电流阻挡层4的厚度要求，从而难以提升外延结构的亮度，可以看出，本实施例中的AlGaN势垒层41和GaN势阱层42的总厚度与电流阻挡层4的厚度相适配，这是符合实际生产作业要求的。

优选地，N型GaN层2的厚度为3-4μm，P型GaN层5的厚度为0.18-0.26μm，GaN缓冲层1的厚度为1.5-3μm。

其中，参照图3，有源层3的厚度为0.1-0.3μm，包括间隔交替的InGaN势阱层31和GaN势垒层32，InGaN势阱层31和GaN势垒层32间隔交替的次数为8-15，次数过低，比如小于8，有源层3的串联电阻则很小，起不到阻挡电子的作用，电流扩散效果不明显，次数过大，比如大于15，有源层3的整体波长半高宽会过大，同样不利于电流扩散。

以上内容对本实用新型的较佳实施例和基本原理作了详细论述，但本实用新型并不局限于上述实施方式，熟悉本领域的技术人员应该了解在不违背本实用新型精神的前提下还会有各种等同变形和替换，这些等同变形和替换都落入要求保护的本实用新型范围内。