本实用新型涉及一种多层钝化保护复合结构芯片，属于半导体芯片技术领域。
背景技术：
现有的芯片主要使用于整流二极管和桥式整流器，以提高线路板密集度和降低功耗，随着半导体技术的发展，对半导体表面钝化的要求越来越高，作为整流管一种钝化材料，无疑应具备：一是良好的电性能和可靠性，材料的引入不应给器件带来副作用；二是良好的稳定性，半导体工艺是用化学试剂开展的工艺，作为器件的钝化材料，应有一定的抗环境影响的能力；三是可操作性，工艺要简单，重复性好，能与器件制造工艺相容；四是经济性，可大批量生产，制造成本要低，有市场竞争力，材料和工艺有强大的生命力和开发潜力；现有技术中具备钝化保护结构的芯片无法达到要求，造成钝化保护的效果不好，产品的可靠性差，钝化保护效果不够理想。
技术实现要素：
本实用新型的目的在于提供一种多层钝化保护复合结构芯片，实现对裸漏PN结的多层保护，提高钝化的效果。
本实用新型所述的多层钝化保护复合结构芯片，包括芯片基底，芯片基底上通过蚀刻形成沟槽，沟槽的外侧与芯片基底之间设有PN结，沟槽的上方设有钝化膜保护层，钝化膜保护层覆盖在沟槽的外部，钝化膜保护层包括多层，从上到下依次为第一层氧化膜层、第二层氧化膜层、掺氧半绝缘多晶硅薄膜层、多晶硅薄膜层。
所述的第一层氧化膜层和第二层氧化膜层之间还设有玻璃层，烧制玻璃与单晶硅有很好的结合特性，使P/N结获得最佳的保护，免受外界环境的侵扰，器件的稳定性同普通酸洗构架的二极管芯片相比有明显的提高，高纯电子级玻璃粉与光刻胶混合形成光阻玻璃胶，将玻璃粉烧结成致密的玻璃层，提高芯片抗压能力，提升芯片可靠性能力。
所述的第一层氧化膜层的厚度为0.4-0.7um。
所述的第二层氧化膜层的厚度为0.3-0.5um。
所述的掺氧半绝缘多晶硅薄膜层的厚度为0.6-0.9um。
所述的多晶硅薄膜层的厚度0.05-0.08um。
所述的芯片基底为硅片。
本实用新型与现有技术相比，具有如下有益效果：
提供一种多层钝化保护复合结构芯片，实现对裸漏PN结的多层保护，提高钝化的效果；1)采用LPVCD沉积掺氧半绝缘多晶硅(SIPOS)技术，实现对裸漏的PN结多层保护；2)同时增加多层氧化膜保护，减少后续去除玻璃旋涂产生的晶粒面一层玻璃造成对钝化膜的不良影响；由于本项目产品表面保护膜存在，避免金属化时化学腐蚀对玻璃钝化层的损伤，同时利于后续客户进行焊接时，避免焊接时焊锡淌到玻璃钝化保护层上面造成热应力，并避免在客户塑封时黑胶对玻璃保护层的压力，有效提高芯片在后续加工中的稳定性；3)采用国际先进的激光技术，避免切割刀片造成的机械应力，有效改善切割面质量，提高产品的可靠性，稳定产品质量。
附图说明
图1为本实用新型实施例的结构示意图；
图中：1、玻璃层；2、第一层氧化膜层；3、第二层氧化膜层；4、掺氧半绝缘多晶硅薄膜层；5、多晶硅薄膜层；6、PN结；7、芯片基底；8、沟槽。
具体实施方式
下面结合附图和实施例对本实用新型作进一步的说明：
实施例1：
如图1所示，本实用新型所述的多层钝化保护复合结构芯片，包括芯片基底7，芯片基底7上通过蚀刻形成沟槽8，沟槽8的外侧与芯片基底7之间设有PN结6，沟槽8的上方设有钝化膜保护层，钝化膜保护层覆盖在沟槽8的外部，钝化膜保护层包括多层，从上到下依次为第一层氧化膜层2、第二层氧化膜层3、掺氧半绝缘多晶硅薄膜层4、多晶硅薄膜层5。
实施例2：
如图1所示，本实用新型所述的多层钝化保护复合结构芯片，包括芯片基底7，芯片基底7上通过蚀刻形成沟槽8，沟槽8的外侧与芯片基底7之间设有PN结6，沟槽8的上方设有钝化膜保护层，钝化膜保护层覆盖在沟槽8的外部，钝化膜保护层包括多层，从上到下依次为第一层氧化膜层2、第二层氧化膜层3、掺氧半绝缘多晶硅薄膜层4、多晶硅薄膜层5。
为了进一步说明上述实施例，第一层氧化膜层2和第二层氧化膜层3之间还设有玻璃层1。
为了进一步说明上述实施例，第一层氧化膜层2的厚度为0.4um。
为了进一步说明上述实施例，第二层氧化膜层3的厚度为0.3um。
为了进一步说明上述实施例，掺氧半绝缘多晶硅薄膜层4的厚度为0.6um。
为了进一步说明上述实施例，多晶硅薄膜层5的厚度0.05um。
为了进一步说明上述实施例，芯片基底7为硅片。
实施例3：
如图1所示，本实用新型所述的多层钝化保护复合结构芯片，包括芯片基底7，芯片基底7上通过蚀刻形成沟槽8，沟槽8的外侧与芯片基底7之间设有PN结6，沟槽8的上方设有钝化膜保护层，钝化膜保护层覆盖在沟槽8的外部，钝化膜保护层包括多层，从上到下依次为第一层氧化膜层2、第二层氧化膜层3、掺氧半绝缘多晶硅薄膜层4、多晶硅薄膜层5。
为了进一步说明上述实施例，第一层氧化膜层2和第二层氧化膜层3之间还设有玻璃层1。
为了进一步说明上述实施例，第一层氧化膜层2的厚度为0.7um。
为了进一步说明上述实施例，第二层氧化膜层3的厚度为0.5um。
为了进一步说明上述实施例，掺氧半绝缘多晶硅薄膜层4的厚度为0.9um。
为了进一步说明上述实施例，多晶硅薄膜层5的厚度为0.08um。
为了进一步说明上述实施例，芯片基底7为硅片。
实施例4：
如图1所示，本实用新型所述的多层钝化保护复合结构芯片，包括芯片基底7，芯片基底7上通过蚀刻形成沟槽8，沟槽8的外侧与芯片基底7之间设有PN结6，沟槽8的上方设有钝化膜保护层，钝化膜保护层覆盖在沟槽8的外部，钝化膜保护层包括多层，从上到下依次为第一层氧化膜层2、第二层氧化膜层3、掺氧半绝缘多晶硅薄膜层4、多晶硅薄膜层5。
为了进一步说明上述实施例，第一层氧化膜层2和第二层氧化膜层3之间还设有玻璃层1。
为了进一步说明上述实施例，第一层氧化膜层2的厚度为0.5um。
为了进一步说明上述实施例，第二层氧化膜层3的厚度为0.4um。
为了进一步说明上述实施例，掺氧半绝缘多晶硅薄膜层4的厚度为0.7um。
为了进一步说明上述实施例，多晶硅薄膜层5的厚度为0.06um。
为了进一步说明上述实施例，芯片基底7为硅片。
工作原理为：利用高温扩散在芯片基底7内部形成PN结6，通过光刻、蚀刻、清洗等工序将PN结6裸露并对其进行表面清洁处理；通过湿法蚀刻在芯片基底7上形成沟槽8，依次在沟槽8外部采用第一层氧化膜层2、第二层氧化膜层3、掺氧半绝缘多晶硅薄膜层4、多晶硅薄膜层5，实现LPCVD沉积技术和现有刮涂技术无缝结合，得到一种理想的半导体玻璃钝化新技术，实现对裸漏的PN结6面进行多层保护，提高钝化的效果。
采用以上结合附图描述的本实用新型的实施例的多层钝化保护复合结构芯片，实现对裸漏PN结6的多层保护，提高钝化的效果。但本实用新型不局限于所描述的实施方式，在不脱离本实用新型的原理和精神的情况下这些对实施方式进行的变化、修改、替换和变形仍落入本实用新型的保护范围内。