具有测试键结构的半导体晶元的制作方法

本发明关于一种半导体晶元，且特别是关于一种具有测试键结构的半导体晶元，其增加半导体晶元的可利用面积。

背景技术：

半导体晶粒是由半导体晶元所制造而成，而每一半导体晶粒包括集成电路。上述集成电路通过进行沉积、光刻、刻蚀、离子注入等步骤而形成于半导体晶元上。在完成晶元上的集成电路制造后，通常通过切割半导体晶元，使半导体晶粒彼此分离。半导体晶粒之间空出的晶元空间用于晶元切割而称作切割道区。

一般来说，切割道区设有测试键结构。测试键结构包括测试垫及测试元件，且测试键结构与半导体晶粒上的实际装置或功能装置同时制作。通过将测试探针电性接触于测试键结构的测试垫，可检查实际装置或功能装置的品质。

随着半导体晶粒上发展出复杂的集成电路，切割道区需放置更多的测试接垫及测试元件因而扩大割道宽度。

技术实现要素：

本发明一实施例提供一种具有测试键结构的半导体晶元，包括一半导体基底，其包括一切割道区、一芯片区及位于其间的一密封环区；一第一测试垫结构及一第一测试元件，设置于切割道区的半导体基底上；以及一第一导线，设置于密封环区的半导体基底上，且第一导线的两端延伸至切割道区而分别电连接至第一测试垫结构及第一测试元件。

本发明另一实施例提供一种具有测试键结构的半导体晶元，包括：一半导体基底，其包括一第一密封环区、一第二密封环区及夹设于第一密封环区与第二密封环区之间的一切割道区；一第一测试垫结构、一第二测试垫结构、一第一测试元件及一第二测试元件，设置于切割道区的半导体基底上；一第一导线，设置于第一密封环区的半导体基底上，且第一导线的两端延伸至切割道区而分别电连接至第一测试垫结构及第一测试元件；以及一第二导线，设置于第二密封环区的半导体基底上，且第二导线的两端延伸至切割道区而分别电连接至第二测试垫结构及第二测试元件。

本发明又另一实施例提供一种具有测试键结构的半导体晶元，包括：一半导体基底，其包括一第一切割道区、垂直第一切割道区的一第二切割道区及邻近于第一切割道区与第二切割道区的一密封环区；一第一测试垫结构及一第一测试元件，设置于第一切割道区的半导体基底上；一第二测试垫结构及一第二测试元件，设置于第二切割道区的半导体基底上；一第一导线，设置于密封环区的半导体基底上，且第一导线的两端分别延伸至第一切割道区及第二切割道区而分别电连接至第一测试元件及第二测试垫结构；以及一第二导线，设置于密封环区的半导体基底上，且第二导线的两端分别延伸至第一切割道区及第二切割道区而分别电连接至第一测试垫结构及第二测试元件。

本发明的有益效果在于，由于用于测试键结构的布线设置于切割道区与芯片区之间的密封环区并缩小测试键结构的测试垫的尺寸，因此可增加布线设计弹性以及有效缩减切割道区的宽度。可增加晶元可利用面积，进而提升每片晶元上晶粒(grossdieperwafer)的数量。并且，由于测试键结构的测试垫内具有多个开口，可有效缓和进行切割工艺时所产生的应力，进而避免裂缝延伸至密封环区或芯片区。另外，当为了进一步缩减切割道区的宽度而缩小测试垫尺寸时，相较于传统的实心测试垫，具有开口的测试垫可增加切割半导体晶元的速度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1绘示出根据本发明一些实施例的具有测试键结构的局部半导体晶元的平面示意图。

图2绘示出图1中沿2-2’线的剖面示意图。

图3绘示出图1中沿3-3’线的剖面示意图。

图4绘示出根据本发明一些实施例的测试垫的平面示意图。

图5绘示出根据本发明一些实施例的具有测试键结构的局部半导体晶元的平面示意图。

图6绘示出根据本发明一些实施例的具有测试键结构的局部半导体晶元的平面示意图。

附图标号：

10、20、30半导体晶元

101、301a、301b切割道区

102、202、302密封环区

103、203、303芯片区

104、204、304集成电路

105、305半导体基底

106隔离结构

108、308介电层

110、310测试垫

111、113、115开口

111a、113a、115a直线

110a、110b、110c、110d、310a、310b、310c、310d、310e、310f、310g测试垫结构

120a、120b、320a、320b测试元件

125a、125b、225a、325a、325b导线

130、140、230、240、330、340密封环结构

130a、230a、330a、330b缺口

w宽度

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域相关技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护的范围。

以下说明本发明实施例的高电子迁移率晶体管结构。然而，可轻易了解本发明所提供的实施例仅用于说明以特定方法制作及使用本发明，并非用以局限本发明的范围。

本发明的实施例提供具有测试键结构的半导体晶元，其利用于切割道区与芯片区之间的密封环区来设置用于测试键结构的布线(route)，藉以有效缩减切割道区的宽度。再者，通过在测试键结构中的测试垫内形成多个开口，以降低进行切割工艺时所产生的应力，并减少测试垫的面积。

请参照图1、图2及图3，其中图1绘示出根据本发明一些实施例的具有测试键结构的局部半导体晶元10的平面示意图，而图2绘示出图1中沿2-2’线的剖面示意图，且图3绘示出图1中沿3-3’线的剖面示意图。在一些实施例中，具有测试键结构的半导体晶元10包括一半导体基底105，例如为硅基底、锗化硅(sige)基底、块体半导体(bulksemiconductor)基底、化合物半导体(compoundsemiconductor)基底、绝缘层上覆硅(silicononinsulator,soi)基底或其他习用的半导体基底。半导体基底105包括至少一切割道区101、至少一芯片区103及位于其间的一密封环区102。在一些实施例中，密封环区102围绕芯片区103。再者，对应于密封环区102的半导体基底105内具有至少一隔离结构106(绘示于图2及图3)，例如浅沟槽隔离结构，其同样围绕芯片区103。

在一些实施例中，具有测试键结构的半导体晶元10更包括多个测试垫结构及多个测试元件设置于半导体基底105上的介电层108(绘示于图2及图3)内，且位于切割道区101。介电层108包括硼硅酸盐玻璃(bsg)、磷硅酸盐玻璃(psg)、硼磷硅酸盐玻璃(bpsg)、氟化硅酸盐玻璃(fsg)、低介电常数(low-k)材料、多孔介电材料或其组合。在一些实施例中，介电层108可利用化学气相沉积(chemicalvapordeposition,cvd)工艺、旋涂工艺或其组合而形成。

可以理解的是测试垫结构及测试元件的数量取决于设计需求。此处，为了简化图式，仅绘示出四个测试垫结构110a、110b、110c及110d及二个测试元件120a及120b。在一些实施例中，从上视角度来看，测试垫结构110a、110b、110c及110d及测试元件120a及120b沿着切割道区101的中心线(未绘示)排列。如图2及图3所示，测试垫结构110a、110b、110c及110d可由多层金属结构所构成。可以理解的是测试垫结构中金属层及导电插塞的数量取决于设计需求而为局限于图2及图3所示的实施例。举例来说，测试垫结构110a、110b、110c及110d分别包括位于介电层108内不同层位的金属层及连接于金属层之间的导电插塞。堆叠的金属层中最顶层的金属层作为测试垫110，以接触一测试探针头(未绘示)。

请参照图4，其绘示出根据本发明一些实施例的测试垫110的平面示意图。在一些实施例中，测试垫110及其下方的金属层为非实心且包括排列成不同直线的多个开口。举例来说，测试垫110包括：排成直线111a的多个开口111、排成直线113a的多个开口113以及排成直线115a的多个开口115，其中直线111a、113a及115a彼此平行且平行切割道区101的延伸方向。

在一些实施例中，开口113沿平行直线113a的方向，相对开口111及115偏移，使每一开口113从垂直于直线111a、113a及115a的方向来看，与二个开口111重叠，且与二个开口115重叠。再者，在一些实施例中，开口111、113及115为矩形且具有一宽度w，且宽度w小于测试垫111与测试探针头之间的接触区域(未绘示)的最大宽度的一半。如此一来，可确保测试探针头能够接触到测试垫111的实心部分，以避免测试期间发生失效。再者，开口111、113及115内充满介电层108，可有效缓和进行切割工艺时所产生的应力，进而避免裂缝延伸至密封环区102或芯片区103。另外，为了缩减切割道101的宽度而缩小测试垫结构110a、110b、110c及110d的尺寸时，相较于实心的测试垫，具有开口111、113及115的测试垫111可增加切割半导体晶元10的速度。

可以理解的是测试垫111中开口的数量取决于测试垫111的尺寸而为局限于图4的实施例。

在一些实施例中，测试元件120a及120b，例如晶体管、二极管、电阻、电容或元件参数萃取模块，通过布线而电连接于测试垫结构110a、110b、110c及110d。举例来说，测试元件120a电连接测试垫结构110a及110b，而测试元件120b电连接测试垫结构110c及110d。

在一些实施例中，具有测试键结构的半导体晶元10更包括至少二个导线125a及125b，设置于密封环区102的半导体基底105上且位于介电层108内。导线125a及125b作为测试元件120a及120b与测试垫结构110a、110b、110c及110d之间的布线。举例来说，导线125a的两端自密封环区102延伸至切割道区101而分别电连接至测试垫结构110a及测试元件120a。再者，导线125b的两端自密封环区102延伸至切割道区101而分别电连接至测试垫结构110c及测试元件120b。在一些实施例中，导线125a及125b可位于介电层108内的相同层位。在其他实施例中，导线125a及125b可位于介电层108内的不同层位。在此情形中，导线125a可与导线125b交错。在一些实施例中，导线125a或125b可由位于介电层108内的不同层位的金属层以及连接这些金属层的导电插塞所取代。

在一些实施例中，具有测试键结构的半导体晶元10更包括二个密封环结构130及140，设置于密封环区102的半导体基底105上，且位于介电层108内。在一些实施例中，密封环结构130围绕密封环结构140，且密封环结构140围绕芯片区103。通常密封环结构140的宽度大于密封环结构130的宽度，且密封环结构130及140由多层金属结构所构成(如图3所示)，且用于保护位于芯片区103内的集成电路104。在一些实施例中，集成电路104包括存储器阵列、周边驱动电路及控制电路等。

在一些实施例中，导线125a及125b位于密封环结构130及140之间。不同于具有连续环结构的密封环结构140，密封环结构130包括多个缺口130a而形成一不连续环结构。导线125a的两端分别穿过缺口130a而延伸至切割道区101并电连接于测试垫结构110a及测试元件120a。相似地，导线125b的两端分别穿过缺口130a而延伸至切割道区101并电连接于测试垫结构110c及测试元件120b。

请参照图5，其绘示出根据本发明一些实施例的具有测试键结构的局部半导体晶元20的平面示意图，其中相同于图1的部件使用相同标号并可能省略其说明。如图5所示，半导体晶元20相似于图1中半导体晶元10。在一些实施例中，具有测试键结构的半导体晶元20的包括一半导体基底105，包括：一切割道区101、密封环区102及202以及芯片区103及203。切割道区101夹设于密封环区102与密封环区202之间。再者，密封环区102围绕芯片区103，且密封环区202围绕芯片区203。

在一些实施例中，具有测试键结构的半导体晶元20包括测试元件120a及120b。不同于图1中半导体晶元10的测试键结构，测试元件120a电连接测试垫结构110a及110c，而测试元件120b电连接测试垫结构110b及110d。

相较于具有测试键结构的半导体晶元10，具有测试键结构的半导体晶元20更包括导线225a，其中导线225a设置于密封环区202及的半导体基底105上且位于介电层108内。在一些实施例中，导线225a的两端自密封环区202延伸至切割道区101而分别电连接至测试垫结构110b及测试元件120b。在一些实施例中，导线125a及225a可位于介电层108内的相同层位。在其他实施例中，导线125a及225a可位于介电层108内的不同层位。在一些实施例中，导线125a或225a可由位于介电层108内的不同层位的金属层以及连接这些金属层的导电插塞所取代。

在一些实施例中，相较于图1所示的具有测试键结构的半导体晶元10，具有测试键结构的半导体晶元20更包括密封环结构230及240。密封环结构230及240设置于密封环区202的半导体基底105上，且位于介电层108内。在一些实施例中，密封环结构230围绕密封环结构240，且密封环结构240围绕芯片区203。通常密封环结构240的宽度大于密封环结构230的宽度，且密封环结构230及240由多层金属结构所构成，且用于保护位于芯片区203内的集成电路204。在一些实施例中，集成电路204包括存储器阵列、周边驱动电路及控制电路等。

在一些实施例中，导线225a位于密封环结构230及240之间。不同于具有连续环结构的密封环结构140及240，密封环结构130包括二个缺口130a而形成一不连续环结构。再者，密封环结构230包括二个缺口230a而形成一不连续环结构。导线125a的两端分别穿过缺口130a而延伸至切割道区101并电连接于测试垫结构110a及测试元件120a。相似地，导线225a的两端分别穿过缺口230a而延伸至切割道区101并电连接于测试垫结构110b及测试元件120b。

请参照图6，其绘示出根据本发明一些实施例的具有测试键结构的局部半导体晶元30的平面示意图。在一些实施例中，具有测试键结构的半导体晶元30包括一半导体基底305，其材质及结构相同或相似于图1所示的半导体基底105。半导体基底305包括二个切割道区301a及301b、邻近于切割道区301a及301b的一密封环区302以及邻近于密封环区302的一芯片区303。在一些实施例中，切割道区301a垂直于切割道区301b。再者，密封环区302位于二个切割道区301a及301b与芯片区303之间且围绕芯片区303。

在一些实施例中，具有测试键结构的半导体晶元30更包括多个测试垫结构及多个测试元件设置于半导体基底305上的介电层308(其材质及结构可相同或相似于图1至图3所示的介电层108)内，且位于切割道区301a及301b。

此处，为了简化图式，仅绘示出位于切割道区301a的四个测试垫结构310a、310b、310c及310d及一个测试元件320a以及位于切割道区301b的三个测试垫结构310e、310f及310g及一个测试元件320b。在一些实施例中，测试垫结构310a-310g的材质及结构可相同或相似于图1至图3所示的测试垫结构110a-110d，且测试元件320a及320b的材质及结构可相同或相似于图1所示的测试元件120a及120b。相似地，测试垫结构310a-310g分别包括位于介电层308内不同层位的金属层及连接于金属层之间的导电插塞。堆叠的金属层中最顶层的金属层作为测试垫310，以接触一测试探针头(未绘示)。在一些实施例中，测试垫310的结构可相同于图4所示的测试垫110。

在一些实施例中，测试元件320a及320b，通过布线而电连接于测试垫结构310b、310c、310d、310f及310g。举例来说，测试元件320a可电连接测试垫结构310b、310c及310f，而测试元件320b可电连接测试垫结构310d及310g。

在一些实施例中，具有测试键结构的半导体晶元30更包括至少二个导线325a及325b，设置于密封环区302的半导体基底305上且位于介电层308内。导线325a及325b作为测试元件320a及320b与测试垫结构310a-310g之间的布线。举例来说，导线325a的两端自密封环区302分别延伸至切割道区301a及切割道区301b而分别电连接至测试元件320a及测试垫结构310f。再者，导线325b的两端自密封环区302分别延伸至切割道区301b及切割道区301a而分别电连接至测试元件320b及测试垫结构310d。在一些实施例中，导线325a及325b可位于介电层308内的不同层位。在此情形中，导线325a可与导线325b交错，如图6所示。在其他实施例中，导线325a及325b可位于介电层308内的相同层位。在一些实施例中，导线325a或325b可由位于介电层308内的不同层位的金属层以及连接这些金属层的导电插塞所取代。

在一些实施例中，具有测试键结构的半导体晶元30更包括二个密封环结构330及340，设置于密封环区302的半导体基底305上，且位于介电层308内。在一些实施例中，密封环结构330围绕密封环结构340，且密封环结构340围绕芯片区303。通常密封环结构340的宽度大于密封环结构330的宽度，且密封环结构330及340的材质及结构可分别相同或相似于图1至图3所示的密封环结构130及140，且用于保护位于芯片区303内的集成电路304。在一些实施例中，集成电路304包括存储器阵列、周边驱动电路及控制电路等。

在一些实施例中，导线325a及325b位于密封环结构330及340之间。不同于具有连续环结构的密封环结构340，密封环结构330包括多个缺口而形成一不连续环结构。举例来说，密封环结构330包括二个缺口330a分别对应于切割道区301a与切割道区301b以及二个缺口330b分别对应于切割道区301a与切割道区301b。导线325a的两端分别穿过缺口330a而延伸至切割道区301b与切割道区301a并电连接于测试垫结构310f及测试元件320a。相似地，导线325b的两端分别穿过缺口330b而延伸至切割道区301a与切割道区301b并电连接于测试垫结构310d及测试元件320b。

根据上述实施例，由于用于测试键结构的布线设置于切割道区与芯片区之间的密封环区并缩小测试键结构的测试垫的尺寸，因此可增加布线设计弹性以及有效缩减切割道区的宽度。举例来说，测试垫二个相对边缘至对应的切割道区边缘之间的距离可缩减至1微米(μm)。如此一来，可增加晶元可利用面积，进而提升每片晶元上晶粒(grossdieperwafer)的数量。

再者，由于测试键结构的测试垫内具有多个开口，可有效缓和进行切割工艺时所产生的应力，进而避免裂缝延伸至密封环区或芯片区。另外，当为了进一步缩减切割道区的宽度而缩小测试垫尺寸时，相较于传统的实心测试垫，具有开口的测试垫可增加切割半导体晶元的速度。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中相关技术人员，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。