本发明属于半导体技术领域，尤其涉及一种增强型高电子迁移率晶体管的制备方法。
背景技术：
高电子迁移率晶体管(highelectronmobilitytransistor，hemt)是一种异质结场效应晶体管，高迁移率的二维电子气存在于异质结中，使hemt器件具有高频、大功率、耐高温和抗辐射等优良特性。目前，基于iii族氮化物材料的hemt器件大多是耗尽型器件，这类器件关断必须在栅极加负电压偏置，这增加了电路的功耗和复杂度，并且，降低了系统的安全性。增强型hemt器件能够降低系统的功耗和复杂度，提升安全性，在高温和射频集成电路、高速开关以及微波单片集成电路中具有广阔的应用前景。
目前，实现增强型hemt器件的常用方法是采用p型栅结构，在栅电极下和势垒层之间引入p型掺杂的iii族氮化物作为p型层。但是p型层由于存在受主杂质的钝化效应与自补偿效应，导致p型层的载流子浓度很低。
技术实现要素：
有鉴于此，本发明实施例提供了一种增强型高电子迁移率晶体管的制备方法，以解决现有技术中p型层载流子浓度低的问题。
本发明实施例的第一方面提供了一种增强型高电子迁移率晶体管的制备方法，包括：
在衬底上依次生长缓冲层、沟道层和势垒层；其中，所述缓冲层、所述沟道层和所述势垒层的材料均为iii族氮化物，且所述势垒层的材料的极化强度大于所述沟道层的材料的极化强度；
在所述势垒层的栅电极区上表面生长p型层，其中，所述p型层的材料为p型掺杂的iii族氮化物；
在氮氧化物气氛中激活所述p型层中的掺杂元素；
在所述p型层的上表面制备栅电极；
在所述势垒层的源电极区上表面制备源电极，在所述势垒层的漏电极区上表面制备漏电极。
可选的，所述在氮氧化物气氛中激活所述p型层中的掺杂元素，包括：
在氮氧化物气氛中对生长p型层后的衬底进行等离子体处理，激活所述p型层中的掺杂元素。
进一步的，所述等离子体处理的处理温度为零下100摄氏度至2000摄氏度，所述等离子体处理的处理时间为1秒至72小时。
可选的，所述在氮氧化物气氛中激活所述p型层中的掺杂元素，包括：
在氮氧化物气氛中对生长p型层后的衬底进行退火处理，激活所述p型层中的掺杂元素。
进一步的，所述退火处理的处理温度为100摄氏度至2000摄氏度，所述退火处理的处理时间为1秒至72小时。
可选的，所述氮氧化物为nox，其中，x大于0且小于100。
可选的，所述氮氧化物为nox与o2、n2、ar、air、nh3、cl2、hcl、co和co2中一种或多种的混合物，其中，x大于0且小于100。
可选的，所述缓冲层的厚度小于或等于10微米，所述沟道层的厚度小于或等于10微米，所述势垒层的厚度小于或等于200纳米；所述p型层的厚度小于或等于500纳米。
可选的，所述在所述势垒层的栅电极区上表面的生长p型层，包括：
在所述势垒层的上表面生长p型层，去除所述势垒层中除所述栅电极区以外的区域的上表面的p型层；或
遮挡所述势垒层除所述栅电极区以外的区域的上表面，并在所述势垒层的上表面生长p型层。
可选的，所述掺杂元素包括锂、铍、铬、汞、锌、镁、碳和/或硅。
本发明实施例与现有技术相比存在的有益效果是：本发明实施例通过在衬底上依次生长缓冲层、沟道层和势垒层，其中，所述缓冲层、所述沟道层和所述势垒层的材料均为iii族氮化物，且所述势垒层的材料的极化强度大于所述沟道层的材料的极化强度，在所述势垒层的栅电极区上表面生长p型层，其中，所述p型层的材料为p型掺杂的iii族氮化物，在氮氧化物气氛中激活所述p型层中的掺杂元素，在所述p型层的上表面制备栅电极，在所述势垒层的源电极区上表面制备源电极，在所述势垒层的漏电极区上表面制备漏电极，从而制备出p型栅增强型hemt器件，由于在氮氧化物气氛中激活p型层的掺杂元素，氮氧化物在激活处理过程中能够分解除n和o，分解出的n能够降低受主杂质的自补偿效应，分解出的o能够减弱钝化效应，从而能够提高受主杂质的离化率，进而提高p型层的载流子浓度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的增强型高电子迁移率晶体管的制备方法的实现流程示意图；
图2是本发明实施例提供的增强型高电子迁移率晶体管的结构示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
实施例一
请参考图1，增强型高电子迁移率晶体管的制备方法，包括：
步骤s101，在衬底上依次生长缓冲层、沟道层和势垒层；其中，所述缓冲层、所述沟道层和所述势垒层的材料均为iii族氮化物，且所述势垒层的材料的极化强度大于所述沟道层的材料的极化强度。
在本发明实施例中，请参考图2，通过外延工艺在衬201上依次外延iii族氮化物缓冲层202、iii族氮化物沟道层203和iii族氮化物势垒层204。外延工艺包括但不限于金属有机物化学气相沉积、分子束外延沉积、脉冲激光沉积、磁控溅射沉积、电子束蒸发沉积和化学气相沉积。衬底201的材料包括但不限于碳化硅、硅、蓝宝石、氮化铝、氮化镓、金刚石或氧化镓。iii族氮化物包括但不限于gan、algan、inn、inaln、ingan、bn、baln、binn、bgan、inalgan、balgan、bingan或binaln。沟道层203的和势垒层204采用不同的iii族氮化物材料，使势垒层的材料的极化强度大于沟道层的材料的极化强度，从而形成二维电子气。
步骤s102，在所述势垒层的栅电极区上表面的生长p型层，其中，所述p型层的材料为p型掺杂的iii族氮化物。
在本发明实施例中，栅电极区为与栅电极对应的区域。
可选的，掺杂元素包括但不限于li、be、cd、hg、zn、mg、c和/或si。
可选的，所述缓冲层202的厚度小于或等于10微米，所述沟道层203的厚度小于或等于10微米，所述势垒层204的厚度小于或等于200纳米；所述p型层205的厚度小于或等于500纳米。
可选的，步骤s102的实现方式为：在所述势垒层的上表面生长p型掺杂的iii族氮化物p型层；去除所述势垒层中除所述栅电极区以外的区域的上表面的p型层。
在本发明实施例中，在势垒层204的栅电极区上表面生长p型层205，具体方法为：通过外延工艺在势垒层204的上表面生长p型掺杂的iii族氮化物p型层205，通过光刻工艺在p型层205上表面与栅电极区对应的区域涂覆光刻胶层，通过刻蚀工艺刻蚀p型层205，刻蚀至势垒层204，由于p型层205上表面与栅电极区对应的区域有光刻胶保护不会被刻蚀掉，最后，去除光刻胶层，在势垒层204栅电极区的上表面形成p型层205。
可选的，步骤s102的实现方式为：遮挡所述势垒层除所述栅电极区以外的区域的上表面，并在所述势垒层的上表面生长p型层。
在本发明实施例中，首先遮挡势垒层204除栅电极区以外的区域的上表面，然后再通过外延工艺在势垒层204上生长p型层205，由于势垒层204除栅电极区以外的区域的上表面被遮挡，该区域不会覆盖p型层205，从而在势垒层204栅电极区的上表面形成p型层205。
步骤s103，在氮氧化物气氛中激活所述p型层中的掺杂元素。
在本发明实施例中，在氮氧化物气氛中激活p型层205中的掺杂元素时，氮氧化物在激活处理过程中能够分解出n和o，分解出的n能够填充p型层205中本征n型缺陷vn，降低p型层205中的自补偿效应，分解出的o能够与h形成h2o，减弱h的钝化效应，从而提高受主杂质的离化率，提高载流子浓度，使制备的hemt器件成为增强型hemt器件。
可选的，步骤s103的实现方式为：在氮氧化物气氛中对生长p型层后的衬底进行等离子体处理，激活所述p型层中的掺杂元素。
在本发明实施例中，等离子体处理的处理温度为-100℃至2000℃，等离子体处理的处理时间为1秒至72小时。等离子体处理设备包括但不限于磁控溅射设备、脉冲激光沉积设备、分子束外延设备、等离子体清洗仪、等离子体表面处理设备等具备等离子体处理功能的设备。氮氧化物在等离子体处理过程中能够分解出n和o，分解出的n能够降低受主杂质的自补偿效应，分解出的o能够减弱钝化效应，从而能够提高受主杂质的离化率，进而提高p型层205载流子浓度。
可选的，步骤s103的实现方式为：在氮氧化物气氛中对生长p型层后的衬底进行退火处理，激活所述p型层中的掺杂元素。
在本发明实施例中，退火处理的处理温度为100℃至2000℃，退火处理的处理时间为1秒至72小时。退火设备包括但不限于金属有机化合物气相沉积设备、磁控溅射设备、脉冲激光沉积设备、分子束外延设备、管式退火炉、快速退火炉等具备退火功能的设备。氮氧化物在退火处理过程中能够分解出n和o，分解出的n能够降低受主杂质的自补偿效应，分解出的o能够减弱钝化效应，从而能够提高受主杂质的离化率，进而提高p型层205的载流子浓度。
可选的，所述氮氧化物为nox，其中，x大于0且小于100。
可选的，所述氮氧化物为nox与o2、n2、ar、air、nh3、cl2、hcl、co和co2中一种或多种的混合物，其中，x大于0且小于100。
在本发明实施例中，氮氧化可以只包括nox，例如，n2o、no、no2、n2o4等，也可以为nox与o2、n2、ar、air、nh3、cl2、hcl、co和co2中一种或多种的混合物。
步骤s104，在所述p型层的上表面制备栅电极。
在本发明实施例中，通过光刻工艺和金属电极蒸发工艺，在p型层205的上表面形成肖特基接触的栅电极206。具体实现方法为：首先，通过光刻工艺在势垒层204中除栅电极区以外的区域的上表面涂覆光刻胶层，然后通过金属电极蒸发设备在涂覆光刻胶层后的衬底的上表面蒸发金属层，最后去除光刻光刻胶层，形成栅电极206。p型层205与栅电极206形成p型栅结构。
步骤s105，在所述势垒层的源电极区上表面制备源电极，在所述势垒层的漏电极区上表面制备漏电极。
在本发明实施例中，源电极区为与源电极207对应的区域，漏电极区为与漏电极208对应的区域，源电极区和漏电极区位于栅电极区的两侧。通过光刻工艺和金属电极蒸发工艺在势垒层的上表面制备源电极207和漏电极208。具体制备工艺为制备源电极和漏电极常用的半导体工艺，在此不再赘述。
本发明实施例通过在衬底上依次生长缓冲层、沟道层和势垒层，其中，所述缓冲层、所述沟道层和所述势垒层的材料均为iii族氮化物，且所述势垒层的材料的极化强度大于所述沟道层的材料的极化强度，在所述势垒层的栅电极区上表面生长p型层，其中，所述p型层的材料为p型掺杂的iii族氮化物，在氮氧化物气氛中激活所述p型层中的掺杂元素，在所述p型层的上表面制备栅电极，在所述势垒层的源电极区上表面制备源电极，在所述势垒层的漏电极区上表面制备漏电极，从而制备出p型栅增强型hemt器件，由于在氮氧化物气氛中激活p型层的掺杂元素，氮氧化物在激活处理过程中能够分解除n和o，分解出的n能够降低受主杂质的自补偿效应，分解出的o能够减弱钝化效应，从而能够提高受主杂质的离化率，进而提高p型层的载流子浓度。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
实施例二
增强型高电子迁移率晶体管的制备方法包括：首先，采用金属有机物化学气相沉积设备在蓝宝石衬底上依次生长1.5μm的gan缓冲层，200nm的gan沟道层、20nm的al0.2ga0.8n势垒层和200nm的ganp型层，其中p型层中掺杂元素为mg，掺杂浓度为1018cm-3，然后，将生长p型层后的衬底放入磁控溅射腔体中，抽真空至10-6mbar，在磁控溅射腔体中通入n2o和o2，其中，n2o的体积分数为40％，o2的体积分数为60％，腔体压力控制在1mbar，稳定气氛2分钟，在稳定气氛完成后，磁控溅射功率设定为1w，室温下对mg掺杂的p型层进行等离子体处理，处理时间为10s，再采用光刻工艺和电子束蒸发工艺在p型层的上表面与栅电极区对应的区域蒸发ni/au作为栅电极，并通过等离子体刻蚀设备去除除栅电极区以外的p型层，最后，通过光刻工艺和电子束蒸发工艺蒸发ti/al/ni/au金属层，在势垒层的上表面位于栅电极的两侧制备源电极和漏电极，从而制备出增强型hemt器件，hemt器件源漏间距为4μm，栅长1μm，栅宽40μm。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。