半导体装置的制作方法
本发明实施例关于半导体装置，更特别关于可重建集成电路的表面形貌的半导体装置。
背景技术：
集成电路通常包含大量构件，比如晶体管、电阻、电容、内连线、或类似物。在每一代的技术节点中，集成电路的每一构件可为形成于芯片上的个别结构(比如平面金属氧化物半导体场效晶体管或鳍状场效晶体管)。换言之，每一集成电路各自具有个别构件所定义的表面设置。一般而言，扫描式电子显微镜与原子力显微镜用于提供集成电路其多个构件的个别表面设置(比如集成电路的表面形貌)，以确认每一制作阶段中是否适当地制作每一构件。
原子力显微镜通常依靠样品基板与原子力显微镜探针尖端之间的斥力，检测样品基板上的表面差异。原子力显微镜可采用表面差异重建样品基板的个别形貌。另一方面，扫描式显微镜通常采用电子束扫描整片样品基板，其一或多个检测器可收集自样品基板散射回来的电子强度差异。扫描式显微镜可采用散射回来的电子强度差异，重建样品基板的个别形貌。
然而，随着技术节点的尺寸持续缩小，扫描式显微镜与原子力显微镜可能遇到多种问题，比如原子力显微镜的低产出(受限于原子力显微镜探针尖端的数目)、可能损伤样品(来自于原子力显微镜探针尖端与样品之间的必要接触)、以及扫描式显微镜的低产出(受限于电子束的数目)。如此一来，用于提供集成电路表面形貌的现有技术无法符合所有需求。
技术实现要素：
本发明一实施例提供的半导体装置，包括：管状结构，包括彼此相叠的多个介电层与导体层；导体尖端，与位于管状结构的上表面上的盖导体层整体地形成，其中导体尖端延伸至管状结构的中心孔；以及至少一光检测器，形成于管状结构的底部中。
附图说明
图1a、图1b、与图1c是一些实施例中，形成半导体装置的方法其流程图。
图2a、图2b、图2c、图2d、图2e、图2f、图2g、图2h、图2i、图2j、图2k、图2l、图2m、图2n、图2o、与图2p是一些实施例中，以图1a至图1c的方法形成的例示性半导体装置于多种制程阶段中的剖视图。
图3是一些实施例中，以图1a至图1c的方法形成的半导体装置其光检测器的例示性设置。
图4是一些实施例中，包含多个半导体装置的形貌重建电路的方框图，其形成方法为图1a至图1c的方法。
附图标记说明：
100方法
102、104、106、108、110、112、114、116、118、120、122、124、126、128、130、132步骤
200形貌重建装置
202、402基板
204第一牺牲层
204’背侧表面
205、229、231、235、240’上表面
206半导体层
208、234’、234-1下侧部分
209第一掺杂制程
210上侧部分
211第二掺杂制程
220、220-1、220-2、220-3、220-4光检测器
222底介电层
222’下表面
224底导体层
226配对
226-1中间介电层
226-2中间导体层
228顶介电层
230顶导体层
231浅沟槽
233深沟槽
233-1直径
233-2深度
234第二牺牲层
236、236’、243凹陷尖端
240盖导体层
241导体尖端
251研磨制程
252中空空间
300、310设置
400形貌重建电路
404阵列
406电压与电流产生单元
410控制单元
420样品
421、423电子
具体实施方式
下述公开内容提供许多不同实施例或实例以实施本发明的不同结构。下述特定构件与排列的实施例是用以简化本发明而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本发明的多个实例可采用重复标号及/或符号使说明简化及明确，但这些重复不代表多种实施例中相同标号的元件之间具有相同的对应关系。
此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。
本发明提供半导体装置的多种实施例，其可用于重建集成电路的表面形貌。此外，此处公开的半导体装置其形成方法可为互补式金属氧化物半导体相容的制程技术，其可让这些半导体装置形成阵列，以避免前述现有技术面临的低产出问题。在一些实施例中，此处公开的半导体装置包含导体尖端形成于管中，且多个光检测器围绕管的下表面。更特别的是一些实施例中，导体尖端设置以放射多个电子至样品表面(比如集成电路成品或半成品的表面)上，且多个光检测器各自设置以收集沿着一些个别方向自表面散射回来的二次电子。如此一来，可采用此处公开的半导体装置，更准确地重建样品的表面形貌。
图1a至图1c是本发明一或多个实施例中，形成半导体装置的方法100其流程图。值得注意的是，方法100仅用以举例而非局限本发明。在一些实施例中，半导体装置为形貌重建装置(或其至少一部分)。本发明实施例所述的形貌重建装置，指的是任何具有重建样品形貌功能的装置、电路、及/或设备。值得注意的是，图1的方法并未产生完整的形貌重建装置。完整的形貌重建装置其制作方法，可采用互补式金属氧化物半导体技术制程。综上所述，应理解在图1a至图1c的方法100之前、之中、与之后进行额外步骤，且一些其他步骤仅简述于此。
如图1a所示的一些实施例，方法100一开始的步骤102提供具有第一牺牲层覆盖其上的半导体基板。接着进行方法100的步骤104，形成半导体层于第一牺牲层上。接着进行方法100的步骤106，以第一形态的掺质掺杂半导体层的下侧部分。接着进行方法100的步骤108，以第二形态的掺质掺杂半导体层的上侧部分。在一些实施例中，第一形态与第二形态相反，比如p型与n型。此外，一些实施例中的上侧部分接触下侧部分，以形成p-n接面于半导体层中。接着进行方法100的步骤110，形成多个光检测器于第一牺牲层上。在一些实施例中，多个光检测器的形成方法为图案化半导体层，因此每一光检测器为p-n接面二极管，其个别包含半导体层的下侧部分的一部分以及半导体层的上侧部分的一部分。此外，一些实施例中的多个光检测器其上视图为环状结构。接着进行方法100的步骤112，形成底介电层于多个光检测器上。在一些实施例中，可进一步以研磨制程(如化学机械研磨制程)平坦化底介电层。接着进行方法100的步骤114，形成底导体层于底介电层上。
如图1b所示，接着进行方法100的步骤116，形成中间介电层与中间导体层的一或多个配对于底导体层上。更特别的是一些实施例中，第一配对的中间介电层形成于底导体层上，而第一配对的中间导体层形成于第一配对的中间介电层上，以此类推。这些中间介电层与中间导体层的一或多个配对，位于另一者的顶部上。接着进行方法100的步骤118，形成顶介电层于一或多个中间导体层中最顶部的一者上，并形成顶导体层于顶介电层上。接着进行方法100的步骤120，形成浅沟槽以延伸穿过顶导体层。接着进行方法100的步骤122，形成深沟槽以延伸穿过中间导体层与中间介电层的一或多个配对、底导体层、与底介电层。在一些实施例中，深沟槽自浅沟槽的中间部分进一步向下延伸，直到形成凹陷尖端于第二牺牲层的上表面上。在一些实施例中，第二牺牲层的材料与步骤124中的第一牺牲层的材料实质上类似，且第一牺牲层与第二牺牲层的整体可形成一体式结构。接着进行方法100的步骤126，使第二牺牲层的上表面凹陷，以进一步向下延伸凹陷尖端。
如图1c所示，接着进行步骤100的步骤128，沉积盖导体层以再填入凹陷尖端，以形成导体尖端于凹陷尖端中。接着进行方法100的步骤130，移除半导体基板。接着进行方法100的步骤132，移除第一牺牲层与第二牺牲层。在一些实施例中，移除第一牺牲层与第二牺牲层后可露出深沟槽与至少部分的浅沟槽，因此可露出深沟槽中的导体尖端。
在一些实施例中，方法100的步骤可分别对应图2a、图2b、图2c、图2d、图2e、图2f、图2g、图2h、图2i、图2j、图2k、图2l、图2m、图2n、图2o、与图2p中，多种制作阶段中的半导体装置其剖视图。在一些实施例中，半导体装置可为形貌重建装置200。形貌重建装置200可包含于微处理器、存储单元、及/或其他集成电路中。此外，图2a至图2p已简化以利理解本发明概念。举例来说，虽然图示主要为形貌重建装置200，但应理解集成电路可包含数个其他装置如电阻、电容、电感、熔丝、或类似物，但图2a至图2p并未显示其他装置以简化附图。
图2a是一些实施例中，形貌重建装置200于多种制作阶段之一的剖视图。图2a的形貌重建装置200对应图1a的步骤102，其包含基板202与覆盖其上的第一牺牲层204。在一些实施例中，基板202包含硅基板。在其他实施例中，基板202可包含其他半导体元素材料如锗。基板202亦可包含半导体化合物如碳化硅、砷化镓、砷化铟、或磷化铟。基板202可包含半导体合金如硅锗、碳化硅锗、磷砷化镓、或磷化镓铟。在一实施例中，基板202可包含磊晶层。举例来说，基板202可具有磊晶层于基体半导体上。此外，基板202可包含绝缘层上半导体基板。举例来说，基板可包含埋置氧化物层，其形成制程可为隔离布植氧或其他合适技术如晶圆接合及研磨。
在一些实施例中，第一牺牲层204的组成可为氧化硅。举例来说，第一牺牲层204的形成方法可采用一或多道沉积技术如化学气相沉积技术、物理气相沉积技术、原子层沉积技术、或其他合适技术。在一些实施例中，第一牺牲层204可作为在后续制程中移除的牺牲层或虚置层，其将进一步详述于下。
图2b是一些实施例中，形貌重建装置200于多种制作阶段之一的剖视图。图2b的形貌重建装置200对应图1a的步骤104，其包含半导体层206形成于第一牺牲层204上。在一些实施例中，半导体层206的组成为结晶硅。在其他实施例中，半导体层206的组成为结晶锗及/或iii-v族半导体化合物材料(如砷化铟、砷化镓、氮化镓、磷化铟、磷化镓、或类似物)。在一些实施例中，半导体层206的形成方法采用磊晶成长法，比如分子束磊晶或有机仅属气态磊晶。在一些实施例中，半导体层206的形成方法可采用一或多道沉积技术，比如化学气相沉积、物理气相沉积、原子层沉积、或其他合适技术。
图2c是一些实施例中，形貌重建装置200于多种制作阶段之一的剖视图。图2c的形貌重建装置200对应图1a的步骤106，其半导体层206的下侧部分208经第一掺杂制程209掺杂。第一掺杂制程209可包含离子布植制程，其通常用于将多个掺质导入半导体基板中。在图2c所示的例示性实施例中，第一掺杂制程209布植的掺质可包含p型掺质如硼、二氟化硼、及/或上述的组合，且这些掺质布植至半导体层206的下侧部分208。
图2d是一些实施例中，形貌重建装置200于多种制作阶段之一的剖视图。图2d的形貌重建装置200对应图1a的步骤108，其半导体层206的上侧部分210经第二掺杂制程211掺杂。第二掺杂制程211亦可包含离子布植制程，其通常用于将多个掺质导入半导体基板中。在图2d所示的例示性实施例中，第二掺杂制程211布植的掺质可包含n型掺质如磷、砷、及/或上述的组合，且这些掺质布植至半导体层206的上侧部分210。
在一些实施例中，下侧部分208与上侧部分210可彼此接触，因此下侧部分208与上侧部分210可形成p-n接面于半导体层206中。虽然在图2c与图2d的例示性实施例中，下侧部分208掺杂p型掺质而上侧部分210掺杂n型掺质，但应理解分别布植至下侧部分208与上侧部分210的掺质极性(如n型或p型)可颠倒，此亦属于本发明实施例的范围。
图2e是一些实施例中，形貌重建装置200于多种制作阶段之一的剖视图。图2e的形貌重建装置200对应图1a的步骤110，其包含一或多个光检测器220。如图所示，每一光检测器220由下侧部分208的一部分与上侧部分210的一部分形成。如此一来，光检测器220可包含p-n接面的二极管。在一些实施例中，一或多个光检测器220的上视图可为环状结构，如图3所示。如此一来，应理解图2e的例示性实施例所示的剖视图，包含彼此分开的两个光检测器220。
在一些实施例中，一或多个光检测器220可由至少一些下述制程步骤形成：形成图案化遮罩层于半导体层206上(见图2d)，其包含对应图案(如开口)对准即将形成光检测器220的个别部分；采用图案化遮罩层作为遮罩，进行一或多道干蚀刻制程及/或湿蚀刻制程以蚀刻半导体层206；以及移除图案化遮罩层。
图2f是一些实施例中，形貌重建装置200于多种制作阶段之一的剖视图。图2f的形貌重建装置200对应图1a的步骤112，其包含底介电层222于光检测器220上。底介电层222包含的材料为下述中至少一者：低介电常数材料、其他合适的介电材料、或上述的组合。
低介电常数材料可包含氮化硅、氟化氧化硅玻璃、磷硅酸盐玻璃、硼磷硅酸盐玻璃、掺杂碳的氧化硅、black
在一些实施例中，底介电层222形成于光检测器220与第一牺牲层204上，且其形成方法采用一或多道沉积技术如化学气相沉积技术、物理气相沉积技术、原子层沉积技术、或其他合适技术。在一些实施例中，可进行研磨制程如化学机械研磨制程，以平坦化底介电层222。
图2g是一些实施例中，形貌重建装置200于多种制作阶段之一的剖视图。图2g的形貌重建装置200对应图1a的步骤114，其包含底导体层224覆盖底介电层222。在一些实施例中，底导体层224的组成为金属材料如铜。
在一些实施例中，底导体层224可包含其他合适金属材料如金、钴、银、或类似物，及/或导电材料如多晶硅，且这些材料仍属于本发明实施例的范围。同样地，由于底导体层224的材料将用于后续形成的其他导电结构或导电层，此处所述的这些材料将称作“材料m”以方便说明。在一些实施例中，底导体层224的形成方法可采用化学气相沉积技术、物理气相沉积技术、电子枪技术、溅镀技术、及/或其他合适技术，以沉积材料m于底介电层222上。
图2h是一些实施例中，形貌重建装置200于多种制作阶段之一的剖视图。图2h的形貌重建装置200对应图1b的步骤116，其包含中间介电层226-1与中间导体层226-2的一或多个配对226。在一些实施例中，中间介电层226-1的组成为“材料d”，而中间导体层226-2的组成为“材料m”。虽然附图中只有一个配对226如中间介电层与中间导体层形成于底导体层224上，但应理解额外配对可形成于第一个配对226上，且每一配对与配对226实质上类似(比如下侧层为中间介电层226-1，而上侧层为中间导体层226-2)。
在一些实施例中，中间介电层226-1的形成方法可采用化学气相沉积技术、物理气相沉积技术、及/或其他合适技术沉积材料d于底导体层224上。中间导体层226-2的形成方法可为接着采用化学气相沉积技术、物理气相沉积技术、电子枪技术、溅镀技术、及/或其他合适技术沉积材料m于中间介电层226-1上。当更多中间介电层与导体层的额外配对形成于配对226上时，每一额外配对的形成方法可采用上述技术。
图2i是一些实施例中，形貌重建装置200于多种制作阶段之一的剖视图。图2i的形貌重建装置200对应图1b的步骤118，其包含顶介电层228覆盖配对226，以及顶导体层230覆盖顶介电层228。在一些实施例中，顶介电层228的组成为“材料d”，而顶导体层230的组成为“材料m”。在一些实施例中，顶介电层228的形成方法可采用化学气相沉积技术、物理气相沉积技术、及/或其他合适技术以沉积材料d于配对226上。顶导体层230的形成方法可采用化学气相沉积技术、物理气相沉积技术、电子枪技术、溅镀技术、及/或其他合适技术以沉积材料m于顶介电层228上。
图2j是一些实施例中，形貌重建装置200于多种制作阶段之一的剖视图。图2j的形貌重建装置200对应图1b的步骤120，其包括浅沟槽231。如图所示，浅沟槽231形成于顶导体层230中。更特别的是，浅沟槽231延伸穿过顶导体层230。综上所述，可露出顶介电层228其上表面229的一部分。
在一些实施例中，浅沟槽231可由至少一些下述制程步骤形成：形成图案化遮罩层于顶导体层230上(见图2i)，其包含对应图案(如开口)对准即将形成浅沟槽231的个别部分；采用图案化遮罩层作为遮罩，进行一或多道的干蚀刻制程及/或湿蚀刻制程以蚀刻顶导体层230；以及移除图案化遮罩层。
图2k是一些实施例中，形貌重建装置200于多种制作阶段之一的剖视图。图2k的形貌重建装置200对应图1b的步骤122，其包括深沟槽233。如图所示，深沟槽233进一步向下延伸浅沟槽231。更特别的是，深沟槽233延伸穿过顶介电层228、一或多个配对226、底导体层224、与底介电层222。综上所述，在形成深沟槽233之后，可分别露出顶介电层228、一或多个配对226、底导体层224、与底介电层222的个别侧壁，并露出第一牺牲层204其上表面205的一部分。
此外如图2k所示的一些实施例，环状的光检测器220可围绕深沟槽233。如此一来，一些实施例的深沟槽233可为中空柱，其具有曲线状的剖面(如圆形)。
在一些实施例中，可采用至少一些下述制程步骤形成深沟槽233：形成图案化遮罩层于顶介电层228与顶导体层230上(见图2j)，其具有对应图案(如开口)对准即将形成深沟槽233的个别位置；采用图案化遮罩层作为遮罩，对顶介电层228、一或多个配对226、底导体层224、与底介电层222分别或同时进行一或多道干及/或湿蚀刻制程；以及移除图案化遮罩层。
图2l是一些实施例中，形貌重建装置200于多种制作阶段之一的剖视图。图2l的形貌重建装置200对应图1b的步骤124，其包含第二牺牲层234。如图所示，第二牺牲层234再填入深沟槽233与浅沟槽231，并覆盖顶导体层230。
在一些实施例中，由于深沟槽233具有实质上高深宽比(即深沟槽233的深度233-2与深沟槽233的直径233-1(或宽度)之间的比例)，当深沟槽233填入第二牺牲层234时，可形成凹陷尖端236于第二牺牲层234其上表面235的中心部分。在一些实施例中，直径233-1可介于约10nm至约30nm之间，而深度233-2可介于约40nm至约100nm之间。此外，如搭配图2k说明的前述内容，深沟槽233为具有曲线剖面的中空柱。如此一来，第二牺牲层234再填入深沟槽233之后，第二牺牲层234的下侧部分234’可为具有曲线剖面的柱状结构，其具有直径233-1与深度233-2。
在一些实施例中，第二牺牲层234的材料可与第一牺牲层204的材料实质上类似，比如氧化硅。如此一来，在形成第二牺牲层234之后，第一牺牲层204与第二牺牲层234的整体可形成一体式结构。在一些实施例中，第二牺牲层234的形成方法可采用一或多道沉积技术，比如化学气相沉积技术、物理气相沉积技术、原子层沉积技术、或其他合适技术。在一些实施例中，第一牺牲层204与第二牺牲层234形成的一体式结构，可作为后续制程中移除的牺牲层或虚置层，其将进一步详述于下。
图2m是一些实施例中，形貌重建装置200于多种制作阶段之一的剖视图。图2m的形貌重建装置200对应图1b的步骤126，其包含进一步延伸的凹陷尖端236’。在一些实施例中，进一步延伸的凹陷尖端236’的形成方法，可在第二牺牲层234的上表面235上进行一或多道干蚀刻制程及/或湿蚀刻制程。如此一来，凹陷尖端236’可进一步向下延伸(比如朝着上表面205延伸)。在一些实施例中，在形成进一步延伸的凹陷尖端236’时，可露出顶导体层230的上表面231。
图2n是一些实施例中，形貌重建装置200于多种制作阶段之一的剖视图。图2n的形貌重建装置200对应图1c的步骤128，其包含盖导体层240。如图所示，盖导体层240覆盖顶导体层230与第二牺牲层234，并再填入凹陷尖端236’。换言之，在盖导体层240其至少部分再填入凹陷尖端236’之后，可形成导体尖端241，且导体尖端241与盖导体层240的材料组成相同。在另一实施例中，由于盖导体层240具有实质上顺应性的厚度，在形成盖导体层240之后可形成另一凹陷尖端243于盖导体层240的上表面240’上。
在一些实施例中，盖导体层240的材料不同于前述的“材料m”。在一些实施例中，盖导体层240的组成可为金属材料，其具有至少一些下述性质：低电位阻障，与高熔点。在非局限性的例子中，盖导体层240的组成可为钨。在一些实施例中，盖导体层240的形成方法可采用化学气相沉积、物理气相沉积、电子枪技术、溅镀技术、及/或适于沉积上述金属材料(如钨)于顶导体层230与第二牺牲层234上的其他技术。
图2o是一些实施例中，形貌重建装置200于多种制作阶段之一的剖视图。图2o的形貌重建装置200对应图1c的步骤130，是移除基板202(见虚线)之后的结构。在一些实施例中，基板202的移除方法可为至少一些下述制程：上下翻转形貌重建装置200；在基板202上进行研磨制程251(如化学机械研磨制程)，直到露出第一牺牲层204的背侧表面204’；以及进行一或多道清洁制程。
图2p是一些实施例中，形貌重建装置200于多种制作阶段之一的剖视图。图2p的形貌重建装置200对应图1c的步骤132，是同时移除第一牺牲层204与第二牺牲层234(见虚线)之后的结构。如前所述，一些实施例中的第一牺牲层204与第二牺牲层234的组成为相同材料(如氧化硅)，因此第一牺牲层204与第二牺牲层234的整体形成一体式结构。综上所述，一些实施例中可同时移除(如选择性移除)第一牺牲层204与第二牺牲层234的一体式结构，且移除方法采用一或多种酸溶液如稀氢氟酸，其保留完整的其他层状物与结构(如光检测器220、底介电层222、底导体层224、配对226、顶介电层228、顶导体层230、盖导体层240、与导体尖端241)。
在一些实施例中，移除第一牺牲层204与第二牺牲层234之后，将形成中空空间252于原本第二牺牲层234所在处。更特别的是，比如搭配图2l的前述内容，第二牺牲层234的下侧部分234-1为圆柱状结构，因此中空空间252的对应部分为中空的圆柱状空间，且一些实施例中的导体尖端241形成于圆柱状的中空空间252(比如形貌重建装置200的中心孔)中。在底视图中，管状物可围绕导体尖端241，且管状物至少可由底介电层222、底导体层224、中间介电层与中间导体层的一或多个配对226、顶介电层228、与顶导体层230所形成。此外，一些实施例中的光检测器220可形成为底介电层222中的环状结构，如上所述。如此一来，底视图中的管状物其个别下表面222’露出的光检测器220，将围绕导体尖端241如环。上述管状物与导体尖端241(即盖导体层240的一部分)，将一并称作形貌重建装置200，以达清楚说明的目的。
图3是多种实施例中，光检测器220其一些例示性的设置300与310的上视图。在光检测器220的上述说明中，一些实施例的光检测器220可为环状结构。在设置300中，光检测器为连续的环状结构。在设置310中，光检测器220可各自为环状结构的个别部件(如光检测器220-1、220-2、220-3、220-4、与类似物)。
虽然设置310的例示性实施例显示每一光检测器(如光检测器220-1、220-2、220-3、与220-4)构成个别环状结构的四分之一圆，但应理解光检测器220可各自形成为个别环状结构中圆形部分的任意形状(比如六分之一圆、八分之一圆、或类似物)，且上述设计属于本发明实施例的范围。在一些实施例中，每一光检测器220为分开的圆形部分(如设置310所示)，在采用形貌重建装置200为形貌重建电路的一部时可提供多种优点，其将进一步详述如下。
图4是多种实施例中，例示性的形貌重建电路400的方框图。如图所示，形貌重建电路400包含基板402，其具有多个形貌重建装置200的阵列404，且其形成方法为前述方法(见图1a至图1c)；电压与电流产生单元406、与控制单元410。如此一来，形貌重建电路400的下述实施例将搭配图1a至图1c中的方法，以及图2a至图2p中的形貌重建装置200其对应剖视图进行说明。
在一些实施例中，阵列404的每一形貌重建装置200将耦接至电压与电流产生单元406，并设置以接收来自电压与电流产生单元406的电压信号与电流信号。更特别的是，电压与电流产生器406设置以提供高电压信号至每一形貌重建装置的个别导体尖端241(经由盖导体层240)，并提供高电流信号以流经个别的底导体层224与一或多个中间导体层226-2。
当高压信号施加至导体尖端241时，由于钨与其他金属材料具有类似特性如前述，导体尖端241可放射一或多个电子421。此外，当电流信号流经底导体层224与一或多个中间导体层226-2时，导体尖端241可放射一或多个电子421。这些导体层的多层(比如底导体层224与多个中间导体层226-2)可作为电子的光圈，其可集中(如引导)自导体尖端241放射的电子421，使电子421的移动方向实质上垂直于即将测量的样品420(如集成电路)其个别表面。如此一来，一旦形貌重建装置200位于基板402上的个别位置，自每一形貌重建装置200放射的电子可被适当引导，而不会干扰其他形貌重建装置200放射的电子。
在一些实施例中，一旦个别的形貌重建装置200放射电子421，电子421将接触样品420的上表面，并依据样品420的个别形貌自样品420散射回来如多个电子423(通常称作二次电子)。在一些实施例中，形貌重建装置200的个别光检测器220可收集散射回来的电子423。当每一形貌重建装置200收集散射回来的电子423的个别部分时，形貌重建装置200可提供电子423的个别部分(如个别的输入信号)至控制单元410。在一些实施例中，控制单元410可采用一或多个市售的影像处理工具，比如法国besancon的digitalsurf公司的mountainmap、美国加州santaclara的appliedmaterials公司的3dgui、或类似产品，以重建样品420的个别表面形貌。
如前述图3的设置310，每一形貌重建装置200的光检测器可为环状结构的个别部件。当光检测器220为分开部件时，每一光检测器220可独立地收集散射回来的电子423其个别部分，进而增加样品420的重建表面形貌其解析度(分辨率)。此外，由于独立收集散射回来的电子423，可实施样品420的三维重建表面形貌。举例来说，当样品420的上表面具有结构形成于两个不同水平时，这两个结构将垂直地互相分隔(之后称为“下侧水平”与“上侧水平”)。如此一来，光检测器220的每一分开部件，可分别接收自下侧水平与上侧水平散射回来的电子423其不同部分。特别的是，分开部件的一者检测到自下侧水平散射回来的电子423的部分为弱信号，而分开部件的一者检测到自上侧水平散射回来的电子423的部分为强信号。由于每一分隔部件横向地位于个别位置中，每一分隔部件可分别检测较强与较弱的逊号，以重建样品420的三维表面形貌。
在一实施例中，半导体装置包括管状结构，其包括彼此相叠的多个介电层与导体层；导体尖端，与位于管状结构的上表面上的盖导体层整体地形成，其中导体尖端延伸至管状结构的中心孔；以及至少一光检测器，形成于管状结构的底部中。
在一些实施例中，上述半导体装置的光检测器包含p-n接面二极管。
在一些实施例中，上述半导体装置的至少一光检测器包含至少四个光检测器各自形成于管状结构的底部中。
在一些实施例中，上述半导体装置的至少四个光检测器为环状结构。
在一些实施例中，上述半导体装置的光检测器包括半导体层，其为p型掺杂或n型掺杂，且半导体层具有露出的表面。
在一些实施例中，上述半导体装置的半导体层其露出的表面，与管状结构的下表面实质上共平面。
在一些实施例中，上述半导体装置的盖导体层其组成为钨，而多个导体层的组成为铜。
在另一实施例中，半导体装置的形成方法包括：提供基板，其上覆盖有第一牺牲层；形成一或多个光检测器于底介电层中，且底介电层位于第一牺牲层上；形成浅沟槽于顶导体层中，且顶导体层位于底介电层上的多个中间介电层与中间导体层上；形成深沟槽以耦接至浅沟槽，其中深沟槽延伸穿过多个中间介电层与中间导体层及底介电层；以及将第二牺牲层再填入浅沟槽与深沟槽，以形成凹陷尖端于第二牺牲层的上表面上。
在一些实施例中，上述方法的第一牺牲层与第二牺牲层的组成为实质上类似的材料。
在一些实施例中，上述方法还包括蚀刻第二牺牲层，以进一步延伸凹陷尖端；以及将盖导体层再填入凹陷尖端，以形成导体尖端于凹陷尖端中。
在一些实施例中，上述方法的导体尖端的组成为钨。
在一些实施例中，上述方法还包括移除基板；以及移除第一牺牲层与第二牺牲层以露出深沟槽与浅沟槽的部分，使导电尖端位于深沟槽中。
在一些实施例中，上述方法移除基板的步骤包括：在基板的背侧上进行化学机械研磨制程。
在一些实施例中，上述方法形成一或多个光检测器的步骤包括：形成半导体层于第一牺牲层上；以第一形态的掺质掺杂半导体层的下侧部分；以第二形态的掺质掺杂半导体层的上侧部分；以及图案化半导体层以形成一或多个光检测器。
在一些实施例中，上述方法的半导体层其上侧部分直接接触半导体层其下侧部分。
在一些实施例中，上述方法图案化半导体层的步骤包括：形成图案化层于半导体层上；以及采用图案化层为遮罩，蚀刻半导体层以形成一或多个光检测器。
在又一实施例中，半导体装置的形成方法包括：提供基板，其上覆盖有第一牺牲层；形成多个光检测器于底介电层上，其中底介电层位于第一牺牲层上；形成顶导体层于底介电层上的多个中间介电层与中间导体层上，形成浅沟槽于顶导体层中；形成深沟槽以耦接至浅沟槽，其中深沟槽延伸穿过多个中间介电层与中间导体层及底介电层；将第二牺牲层再填入浅沟槽与深沟槽，以形成凹陷尖端于第二牺牲层的上表面上；蚀刻第二牺牲层，以进一步延伸凹陷尖端；将盖导体层再填入凹陷尖端，以形成导体尖端于凹陷尖端中；移除基板；以及移除第一牺牲层与第二牺牲层以露出深沟槽及浅沟槽的部分，使导体尖端位于深沟槽中。
上述实施例的特征有利于本技术领域中技术人员理解本发明。本技术领域中技术人员应理解可采用本发明作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本发明构思与范围，并可在未脱离本发明的权利要求的构思与范围的前提下进行改变、替换、或变动。
- 还没有人留言评论。精彩留言会获得点赞！