单光子雪崩二极管图像传感器以及相关制造方法与流程

本发明实施例涉及单光子雪崩二极管图像传感器以及相关制造方法。

背景技术：

数字相机及光学成像装置采用图像传感器。图像传感器将光学图像转换为数字数据，数字数据可表示为数字图像。图像传感器通常包含像素传感器阵列，其等是用于将光学图像转换为电讯号的单元装置。像素传感器通常显现为电荷耦合装置(ccd)或互补式金属氧化物半导体(cmos)装置。

雪崩光电二极管(apd)是与传统cmos装置相容的固态装置。当反向偏压的p-n接面接收额外载子(例如由入射辐射产生的载子)时，可触发雪崩过程。举例来说，为了检测具有低强度的辐射，p-n接面经加偏压而高于其雪崩电压，借此容许单光生载子触发可检测的雪崩电流。在此模式中操作的图像传感器被称为单光子雪崩二极管(spad)图像传感器，或盖格(geiger)模式雪崩光电二极管或g-apd。

技术实现要素：

本发明的实施例涉及一种单光子雪崩二极管(spad)图像传感器，其包括：衬底，其具有第一导电类型，所述衬底具有前表面及后表面；深沟槽隔离(dti)，其从所述衬底的所述前表面朝向所述后表面延伸，所述dti具有第一表面及与所述第一表面相对的第二表面，所述第一表面与所述衬底的所述前表面齐平；外延层，其具有与所述第一导电类型相反的第二导电类型，所述外延层包围所述dti的侧壁及所述第二表面；及注入区，其具有所述第一导电类型，其从所述衬底的所述前表面延伸到所述后表面。

本发明的实施例涉及一种单光子雪崩二极管(spad)图像传感器，其包括：第一外延层，其具有第一导电类型，所述第一外延层具有前表面及后表面；第二外延层，其具有所述第一导电类型，所述第二外延层具有前表面及后表面，所述第二外延层形成于所述第一外延层上方，其中所述第二外延层的所述前表面面向所述第一外延层的所述后表面，所述第一外延层的所述第一导电类型的掺杂物浓度高于所述第二外延层的所述第一导电类型的掺杂物浓度；深沟槽隔离(dti)，其从所述第一外延层的所述前表面朝向所述第二外延层的所述后表面延伸，所述dti具有第一表面及与所述第一表面相对的第二表面，所述第一表面与所述第一外延层的所述前表面齐平；及外延层，其具有与所述第一导电类型相反的第二导电类型，所述外延层包围所述dti的侧壁及所述第二表面。

本发明的实施例涉及一种制造单光子雪崩二极管(spad)图像传感器的方法，其包括：提供第一导电类型的衬底，所述衬底具有前表面及后表面；在所述衬底的所述前表面处形成凹槽；在所述凹槽的暴露侧壁及底部上形成与所述第一导电类型相反的第二导电类型的外延层；使用介电材料填充所述凹槽；及执行离子注入以形成所述第一导电类型的注入区。

附图说明

当结合附图阅读时从以下详细描述最佳理解本揭露实施例的方面。应注意，根据业界中的标准实践，各种构件未按比例绘制。事实上，为了清楚论述起见，可任意增大或减小各种构件的尺寸。

图1是绘示根据本揭露的第一实施例的包含接合在一起的cmos(互补式金属氧化物半导体)芯片及成像芯片的spad图像传感器的剖面图的图式；

图2是绘示沿着图1的线1-1截取的spad图像传感器的剖面图的图式；

图3是绘示根据本揭露的第二实施例的包含接合在一起的cmos芯片及成像芯片的spad图像传感器的剖面图的图式；

图4是绘示根据本揭露的第三实施例的包含接合在一起的cmos芯片及成像芯片的spad图像传感器的剖面图的图式；

图5是绘示根据本揭露的第四实施例的包含cmos芯片的spad图像传感器的剖面图的图式；

图6是绘示根据本揭露的第五实施例的包含接合在一起的cmos芯片及成像芯片的spad图像传感器的剖面图的图式；

图7是绘示沿着图6的线6-6截取的spad图像传感器的剖面图的图式；

图8到15是绘示根据本揭露的优选实施例的在制造的各个阶段的图1的spad图像传感器的局部剖面图的图式；及

图16到20是绘示根据本揭露的优选实施例的在制造的各个阶段的图6的spad图像传感器的局部剖面图的图式。

具体实施方式

以下揭露内容提供用于实施本揭露实施例的不同特征的许多不同实施例或实例。下文描述组件及布置的特定实例以简化本揭露实施例。当然，此些仅为实例且不旨在限制。举例来说，在下列描述中的第一构件形成于第二构件上方或上可包含其中所述第一构件及所述第二构件经形成直接接触的实施例，且也可包含其中额外构件可形成在所述第一构件与所述第二构件之间，使得所述第一构件及所述第二构件可不直接接触的实施例。另外，本揭露实施例可在各种实例中重复元件符号及/或字母。此重复出于简化及清楚的目的，且本身不指示所论述的各项实施例及/或配置之间的关系。

此外，为便于描述，可在本文中使用例如“在……下面”、“在……下方”、“下”、“在……上方”、“上”及类似者的空间相对术语来描述一个元件或构件与另一(些)元件或构件的关系，如图中绘示。空间相对术语旨在涵盖除在图中描绘的定向以外的使用或操作中的装置的不同定向。设备可以其它方式经定向(旋转90度或按其它定向)且本文中使用的空间相对描述符同样可相应地解释。

尽管阐述本揭露实施例的广范围的数值范围及参数是近似值，但尽可能精确地报告在具体实例中阐述的数值。然而，任何数值固有地含有必然源自在各自测试测量中发现的标准偏差的某些误差。而且，如本文中使用，术语“约”通常意谓在给定值或范围的10％、5％、1％或0.5％内。替代地，术语“约”意谓在由一般技术者考量时在平均值的可接受标准误差内。除了在操作/工作实例中之外，或除非另外明确指定，否则全部数值范围、量、值及百分比(例如针对材料数量、持续时间、温度、操作条件、量的比率及本文中公开的其类似者的数值范围、量、值及百分比)应理解为在全部例项中由术语“约”修饰。因此，除非相反地指示，否则本揭露实施例及随附发明权利要求书中阐述的数值参数是可视需要变动的近似值。至少，各数值参数应至少依据所报告有效数字的数目且通过应用普通舍入技术而理解。可在本文中将范围表达为从一个端点到另一端点或在两个端点之间。除非另外指定，否则本文中公开的全部范围都包含端点。

spad(单光子雪崩二极管)图像传感器可检测具有非常低的强度的入射辐射(例如，单光子)。spad图像传感器包含布置成阵列的多个spad单元。spad单元分别包含p-n接面、灭弧电路及读取电路。p-n接面在远高于其雪崩电压的反向偏压下操作。在操作期间，光生载子移动到p-n接面的空乏区(即，倍增区)且触发雪崩效应使得可检测讯号电流。使用灭弧电路来切断雪崩效应且复位spad单元。读取电路接收且传输讯号电流。

现有平面spad图像传感器经配置以包含防护环。防护环消耗大面积且因此限制填充因数、特性化光电二极管面积对总像素面积的比率的参数。而且，减小总像素面积的整个面积难以达成。另外，取决于入射光的波长，可在平面spad图像传感器中通过不同深度吸收入射光，且所产生的电子需要额外时间来扩散到平面spad中的空乏区。额外时间不可预测且引发时序抖动。本揭露实施例涉及改进现有spad图像传感器的光谱响应、检测效率及时序抖动。

本揭露实施例涉及一种具有垂直p-n接面结构的spad图像传感器。相较于具有水平p-n接面结构的现有平面spad图像传感器，可在spad图像传感器的不同深度处获得均匀电场。本spad图像传感器也提供经修改防护环结构。经修改防护环结构有利于获得更高填充因数，此在小间距应用中为不可缺少的特征。

图1是绘示根据本揭露的第一实施例的包含接合在一起的cmos(互补式金属氧化物半导体)芯片103及成像芯片101的spad图像传感器100的剖面图的图式。spad图像传感器100包含像素101a到101c的阵列。spad图像传感器100包含接合在一起的cmos芯片103及成像芯片101。cmos芯片103具有多个有源装置105且成像芯片101具有多个spad单元107。在一些实施例中，cmos芯片103包含放置于衬底206上方的互连结构212。在一些实施例中，互连结构212包含放置于层间介电(ild)层203内的多个金属层201。有源装置105放置于衬底206内。成像芯片101包含放置于cmos芯片103的互连结构212与成像芯片101的衬底109之间的互连结构124。互连结构124包含放置于ild层128内的多个金属层111。

spad单元107放置于衬底109内。衬底109包含面向互连结构124的前表面100a及背朝互连结构124的后表面100b。在一些实施例中，衬底109包含第一层102及在第一层102上的第二层104。第一层102可掺杂有第一导电类型的掺杂物，且具有处于约1e17/cm³的水平的掺杂物浓度。第一层102是用于吸收入射光115。第二层104可掺杂有第一导电类型的掺杂物，且具有轻于第一层102的处于约1e15/cm³的水平的掺杂物浓度。第二层104可用作用于电场松弛以防止spad单元107的过早边缘雪崩的等效防护环，且第二层104的厚度可为约0.5μm。在一些实施例中，第一层102及第二层104为p型外延层。spad单元107放置于衬底109中且毗连衬底109的前表面100a(也称为前侧)。spad单元107可朝向后表面100b(也称为后侧)延伸且通过第一层102与第二层104之间的界面。在许多例项中，spad单元107停止在第二层104中而不接触衬底109的后表面100b。

spad单元107分别包含深沟槽隔离(dti)110、外延层108及重度掺杂区118。dti110是由介电材料(例如氧化物(例如，氧化硅)、氮化物(例如，氮化硅或氮氧化硅)、低介电系数介电质及/或另一适合介电材料)形成。dti110包含毗连衬底109的前表面100a的第一部分110a及毗连第一部分110a的第二部分110b。在许多例项中，dti110的第一部分110a具有宽于第二部分110b的宽度。换句话说，第一部分110a的侧壁可从第二部分110b的侧壁横向突出。第一部分110a可完全放置于衬底109的第一层102中，其中表面与前表面100a齐平。第二部分110b可跨第一层102与第二层104之间的界面放置且未到达后表面100b。dti110为实心柱，且dti110的第二部分110b的侧壁及底部由外延层108包围。外延层108掺杂有与第一导电类型相反的第二导电类型的掺杂物。在一些实施例中，外延层108用于接收具有小于500cm²/(v-s)的迁移率的载子。在一些实施例中，外延层108用于接收空穴的掺杂有n型掺杂物的n型外延层。

外延层108包含主要部分108_1及底部部分108_2。主要部分108_1大体上定位于第一层102中且具有处于约1e18/cm³的水平的均匀掺杂物浓度。外延层108的主要部分108_1经配置为感测节点以检测在第一层102中产生的电子。外延层108的主要部分108_1的均匀性对于跨第一层102的深度产生具有均匀电场的环境尤其重要。以所述方式，可通过减少载子漂移的时间(尤其空穴的漂移时间)而直接感测在第一层102中的任何深度处吸收的入射光。外延层108的底部部分108_2的功能可更类似于电场松弛。在许多例项中，第二层104中的外延层108的底部部分108_2中的掺杂物浓度可从主要部分108_1朝向后表面100b逐渐降低。举例来说，外延层108的底部部分108_2可具有在从约1e16/cm³到约1e18/cm³的范围中的掺杂物浓度。外延层108的深度d及宽度w未经限制。较长深度可为有利的，这是因为可在不同深度处吸收具有不同波长的入射光。在许多例项中，外延层108的深度d可在从约1μm到约30μm的范围中。外延层108的宽度w可为约3μm或更小。

重度掺杂区118掺杂有与第一导电类型相反的第二导电类型的掺杂物，且重度掺杂区118的掺杂物浓度高于外延层108的掺杂物浓度。举例来说，重度掺杂区118的掺杂物浓度可在从约1e19/cm³到约1e20/cm³的范围中。重度掺杂区118充当spad单元107的电极。像素101a到101c由注入区112隔离。注入区112可从衬底109的前表面100a延伸到衬底109的后表面100b。注入区112掺杂有第一导电类型的掺杂物，且具有相同于或大于第一层102的掺杂物浓度。在一些实施例中，第一导电类型的浅井区114可任选地放置于注入区112与衬底109的前表面100a之间。第一导电类型的重度掺杂区116可毗连衬底109的前表面100a放置于浅井区114中，且重度掺杂区116的掺杂物浓度高于注入区112的掺杂物浓度。重度掺杂区116充当由邻近像素共享的spad单元107的另一电极。

重度掺杂区116及118可耦合到多个金属层111且透过多个金属层201进一步耦合到cmos芯片103的有源装置105。在一些实施例中，有源装置105可包含有源灭弧电路以停止spad单元107的雪崩效应及复位偏压。有源装置105也可包含读取电路及其它控制或逻辑电路。举例来说，有源装置105可包含具有栅极结构202及源极/漏极区204的晶体管装置。重度掺杂区116及118可透过接触插塞208耦合到晶体管的源极/漏极区204。

在一些实施例中，通过混合接合(包含金属间接合及介电质间接合)将成像芯片101及cmos芯片103接合在一起。金属间接合(例如，扩散接合)可在多个金属层111的顶部金属层126与多个金属层201的顶部金属层210之间。介电质间接合可在ild层128与ild层203之间使得ild层128及ild层203彼此直接接触。顶部金属层126及210充当一对接垫且可包含重布层(rdl)。在一些实施例中，介电质间接合是氧化物间接合。

在一些实施例中，成像芯片101也可具有在衬底109的周边区中像素101a到101c的阵列周围的多个有源装置。举例来说，有源灭弧电路、读取电路及上文提及的其它控制或逻辑电路的一部分或全部可放置于成像芯片101的衬底109中而非cmos芯片103中。

在一些实施例中，spad图像传感器100进一步包含放置于衬底109的后表面100b上方的高介电系数介电层214及/或抗反射涂层(arc)层216，其经配置以促进将入射光子115从后表面100b透射到spad单元107。spad图像传感器100可进一步包含在arc层216上方的彩色滤光器层217。在许多例项中，彩色滤光器层217含有经定位使得传入辐射被引导于其上且穿过其的多个彩色滤光器。彩色滤光器包含用于对传入辐射的特定波长带滤光的基于染料(或基于颜料)的聚合物或树脂，所述特定波长带对应于色谱(例如，红色、绿色及蓝色)。含有多个微透镜的微透镜层218形成于彩色滤光器层217上方。微透镜218引导且聚焦传入辐射115朝向spad单元107。取决于用于微透镜218的材料的折射率及距传感器表面的距离，微透镜218可以各种布置定位且具有各种形状。在许多例项中，从俯视图，微透镜218的各者的中心与对应spad单元107的各者的中心重叠。

图2是绘示沿着图1的线1-1截取的spad图像传感器100的剖面图的图式。感测区域包含除注入区112、外延层108的主要部分108_1及dti110的第二部分110b之外的区。填充因数大于约80％。dti110的第二部分110b呈正方形形状，如图2中展示。然而，此非本揭露实施例的限制。在许多例项中，dti110可具有沿着图1的线1-1截取的矩形、圆形或八边形形状剖面图。

图3是绘示根据本揭露的第二实施例的包含接合在一起的cmos芯片103及成像芯片301的spad图像传感器300的剖面图的图式。成像芯片301与成像芯片101相同，惟成像芯片301的衬底309进一步包含第三层302除外。第三层302掺杂有第一导电类型的掺杂物，且具有与第二层104大体上相同的掺杂物浓度(即，处于约1e15/cm³的水平)。如同第二层104，第三层302可用作用于电场松弛以防止spad单元107的过早边缘雪崩的等效防护环。第三层302的厚度可为约0.5μm。在一些实施例中，第三层302为p型外延层。在一些实施例中，重度掺杂区118是在第三层302中。

图4是绘示根据本揭露的第三实施例的包含接合在一起的cmos芯片103及成像芯片401的spad图像传感器400的剖面图的图式。成像芯片401与成像芯片101相同，惟成像芯片401进一步包含注入区112中的背侧深沟槽隔离(bdti)402以便抑制邻近spad单元107之间的串扰除外。bdti402可由介电材料(例如氧化物(例如，氧化硅)、氮化物(例如，氮化硅或氮氧化硅)、低介电系数介电质及/或另一适合介电材料)形成。bdti402从衬底109的后表面100b延伸到浅井区114，且bdti402的侧壁由注入区112包围。

图5是绘示根据本揭露的第四实施例的包含成像芯片501的spad图像传感器500的剖面图的图式。成像芯片501与成像芯片101相同，惟成像芯片501透过缓冲层502接合到载体衬底504除外。缓冲层502可包含介电材料，例如氧化硅。替代地，缓冲层502可任选地包含氮化硅。载体衬底504可包含硅材料。替代地，载体衬底504可包含玻璃衬底或其它适合材料。载体衬底504可通过分子力(即，称为直接接合或光学熔合接合的技术)或通过所属领域中已知的其它接合技术(例如金属扩散或阳极接合)接合到缓冲层502。缓冲层502提供针对形成于衬底109的前表面100a上的各种特征的电隔离及保护。载体衬底504也提供用于处理spad图像传感器500的机械强度及支撑。

在一些实施例中，多个有源装置(未展示)可集成于成像芯片501中。有源装置可形成于衬底109中像素101a到101c的阵列周围。举例来说，有源装置可包含有源灭弧电路、读取电路及其它控制或逻辑电路。

图6是绘示根据本揭露的第五实施例的包含成像芯片601的spad图像传感器600的剖面图的图式。成像芯片601与成像芯片101相同，惟成像芯片601的spad单元607具有不同于spad单元107的结构除外。请结合图6参考图7。图7是绘示沿着图6的线6-6截取的spad图像传感器600的剖面图的图式。spad单元607分别包含dti602、外延层604及重度掺杂区606。不同于dti110(其为其外侧壁由外延层108包围的实心柱)，从俯视图，dti602被结构化为正方形环，其内侧壁及外侧壁以及底部由外延层604包围，如图7中展示。spad单元607的结构能够进一步抑制高浓度接面带间穿隧泄漏。dti602包含毗连衬底109的前表面100a的第一部分602a及毗连第一部分602a的第二部分602b。在许多例项中，dti602的第一部分602a具有宽于第二部分602b的宽度。换句话说，第一部分602a的内及外侧壁可分别从第二部分602b的内及外侧壁横向突出。第一部分602a可完全放置于衬底109的第一层102中。第二部分602b可跨第一层102与第二层104之间的界面放置。

dti602的第二部分602b的侧壁及底部由外延层604包围。外延层604掺杂有与第一导电类型相反的第二导电类型的掺杂物。外延层604包含主要部分604_1及底部部分604_2。主要部分604_1大体上定位于第一层102中且具有处于约1e18/cm³的水平的均匀掺杂物浓度。外延层604的主要部分604_1经配置为感测节点以检测在第一层102中产生的电子。外延层604的底部部分604_2的功能可类似于电场松弛。在许多例项中，第二层104中的外延层604的底部部分604_2的掺杂物浓度可从主要部分604_1朝向后表面100b逐渐降低。举例来说，外延层604的底部部分604_2可具有在从约1e16/cm³到约1e18/cm³的范围中的掺杂物浓度。

重度掺杂区606大体上形成于第一部分602a的内侧壁之间。换句话说，重度掺杂区606填充由dti602的第一部分602a圈定的空间。以所述方式，防止重度掺杂区606与第一层102横向接触，且第一部分602a充当防护环。在一些实施例中，重度掺杂区606可朝向第二部分602b的内侧壁之间的区延伸。重度掺杂区606掺杂有与第一导电类型相反的第二导电类型的掺杂物，且重度掺杂区606的掺杂物浓度高于外延层604的掺杂物浓度。重度掺杂区606充当spad单元607的电极。

图8到15为绘示根据本揭露的优选实施例的在制造的各个阶段的spad图像传感器100的局部剖面图的图式。应理解，为了更佳理解本揭露实施例的发明概念，图8到15已经简化且可不按比例绘制。参考图8，提供衬底109。衬底109包含第一层102及第一层102上的第二层104。第一层102可掺杂有第一导电类型的掺杂物，且具有处于约1e17/cm³的水平的掺杂物浓度。第二层104可掺杂有第一导电类型的掺杂物，且具有轻于第一层102的处于约1e15/cm³的水平的掺杂物浓度。在一些实施例中，第一层102及第二层104掺杂有p型掺杂物(例如硼)的p型外延层。衬底109具有前表面100a及后表面100b。针对本实施例的spad图像传感器，辐射从后表面100b投射且透过第二层104进入第一层102。

参考图9，可执行蚀刻过程以在前表面100a处获得凹槽结构106。凹槽结构106分别包含毗连衬底109的前表面100a的第一部分106a及毗连第一部分106a的第二部分106b。在许多例项中，凹槽结构106的第一部分106a具有宽于第二部分106b的宽度。换句话说，第一部分106a的侧壁可从第二部分106b的侧壁横向突出。第一部分106a可完全放置于衬底109的第一层102中。第二部分106b可放置于第一层102中且进一步向下到第二层104，借此隔离各个别像素的spad单元。在此实施例中，蚀刻过程包含干式蚀刻过程。可在执行蚀刻过程之前形成蚀刻掩模(例如，硬掩模，本文中未绘示)以界定凹槽结构106的大小及位置。为提供图解起见，在图9中绘示此些凹槽结构106的三者。凹槽结构106的第一部分106a及第二部分106b可经形成以分别具有矩形形状，某种程度梯形形状或另一适合形状。

现参考图10，可通过在适当压力下利用适合气体以引入掺杂物而实施在包含凹槽结构106的侧壁及底部的暴露表面上的外延生长。可根据本揭露的一项实施例以保形方式围绕凹槽结构106形成外延层108。外延层108掺杂有与第一导电类型相反的第二导电类型的掺杂物。在一些实施例中，外延层108掺杂有n型掺杂物的n型外延层。外延层108与衬底109之间的边界或界面为p-n接面。外延层108的保形形状可意谓外延层108的轮廓遵循或呈现其对应凹槽结构106的轮廓。可通过选择性原位外延生长、固相掺杂方法或气相掺杂方法将掺杂物引入到外延层108中。

外延层108包含主要部分108_1及底部部分108_2。主要部分108_1大体上定位于第一层102中且具有处于约1e18/cm³的水平的均匀掺杂物浓度。第二层104中的外延层108的底部部分108_2中的掺杂物浓度可从主要部分108_1朝向后表面100b逐渐降低。举例来说，外延层108的底部部分108_2可具有在从约1e16/cm³到约1e18/cm³的范围中的掺杂物浓度。

现参考图11，在形成外延层108之后，沉积介电材料以填充凹槽结构106，从而导致dti110。上文提及的介电材料包含氧化物(例如，氧化硅)、氮化物(例如，氮化硅或氮氧化硅)、低介电系数介电质及/或另一适合介电材料。dti110包含毗连衬底109的前表面100a的第一部分110a及毗连第一部分110a的第二部分110b。在许多例项中，dti110的第一部分110a具有宽于第二部分110b的宽度。换句话说，第一部分110a的侧壁可从第二部分110b的侧壁横向突出。第一部分110a可完全放置于衬底109的第一层102中。第二部分110b可跨第一层102与第二层104之间的界面放置。

参考图12，通过使用第一导电类型的掺杂物(例如，p型掺杂物)的离子注入而形成注入区112。注入区112可具有相同于或大于第一层102的掺杂物浓度。接着，第一导电类型(例如，p型)的浅井区114可任选地放置于注入区112与衬底109的前表面100a之间。可执行快速热退火(rta)过程以驱动外延层108的掺杂物扩散到其邻近区中。以此方式，因此在衬底109与外延层108之间形成从p型掺杂到n型掺杂的渐变转变。参考图13，可分别在浅井区114及外延层108的顶表面上形成重度掺杂区116及118用于低电阻接触。

如图14中展示，针对重度掺杂区116及118形成接触插塞122。在一些实施例中，可通过在衬底109的前表面100a上方形成介电层129而形成接触插塞122。随后蚀刻介电层129以形成通孔及/或金属沟槽。接着使用导电材料填充通孔及/或金属沟槽以形成接触插塞122。在一些实施例中，接触插塞122可由(例如)钨、铜或铝铜构成。在衬底109上方形成互连结构124，从而形成成像芯片101。在一些实施例中，可通过在介电层129上方形成ild层128(其包含一或多个ild材料层)而形成互连结构124。随后蚀刻ild层128以形成通孔及/或金属沟槽。接着使用导电材料填充通孔及/或金属沟槽以形成多个金属层111。在一些实施例中，可通过物理气相沉积技术(例如，pvd、cvd等)沉积ild层128。可使用沉积过程及/或镀覆过程(例如，电镀、无电式电镀等)形成多个金属层111。在各项实施例中，多个金属层111可由(例如)钨、铜或铝铜构成。在一些实施例中，多个金属层111的顶部金属层126具有与ild层128的上表面对准的上表面。

如图15中展示，将成像芯片101接合到cmos芯片103。cmos芯片103包含衬底206。在衬底206内形成有源装置105。在各项实施例中，衬底206可包含任何类型的半导体本体(例如，硅/cmos块体、sige、soi等)，例如半导体晶片或晶片上的一或多个裸片，以及任何其它类型的半导体及/或形成于其上及/或以其它方式与其相关的外延层。在一些实施例中，有源装置105可包含通过以下者形成的晶体管：在衬底206上方沉积栅极结构202且通过注入或外延生长而形成源极/漏极区204。在衬底206上方形成互连结构212以形成cmos芯片103。在一些实施例中，可通过在衬底206上方形成ild层203(其包含一或多个ild材料层)而形成互连结构212。随后蚀刻ild层203以形成通孔及/或金属沟槽。接着使用导电材料填充通孔及/或金属沟槽以形成多个金属层201。在一些实施例中，可通过物理气相沉积技术(例如，pvd、cvd等)沉积ild层203。可使用沉积过程及/或镀覆过程(例如，电镀、无电式电镀等)形成金属层201。在各项实施例中，多个金属层201可由(例如)钨、铜或铝铜构成。在一些实施例中，多个金属层201的顶部金属层210具有与ild层203的上表面对准的上表面。

在一些实施例中，接合过程可形成混合接合，包含金属间接合及介电质间接合。顶部金属层210及顶部金属层126可直接接合在一起。ild层128及ild层203可彼此毗连以定义混合接合的介电质间接合。在一些实施例中，介电质间接合是氧化物间接合。在一些其它实施例中，接合过程可使用布置于ild层128与ild层203之间的中间接合氧化物层(未展示)。

再次参考图1，可减小经接合成像芯片101的厚度。薄化衬底109容许入射辐射穿过衬底109的后表面100b以到达spad单元107。在一些实施例中，可通过蚀刻衬底109的后表面100b而薄化衬底109。在其它实施例中，可通过机械研磨衬底109的后表面100b而薄化衬底109。在一些实施例中，可薄化衬底109但不暴露外延层108。在衬底109的后表面100b上方形成高介电系数介电层214。可在高介电系数介电层214上方形成arc层216。在一些实施例中，可使用物理气相沉积技术沉积高介电系数介电层214及arc层216。

可在衬底109的后表面100b上方形成彩色滤光器217。在一些实施例中，可通过形成彩色滤光器层且图案化所述彩色滤光器层而形成彩色滤光器217。彩色滤光器层是由容许透射具有特定波长范围的辐射(例如，光)同时阻挡具有在指定范围之外的波长的光的材料形成。此外，在一些实施例中，彩色滤光器层在形成之后经平坦化。也可在彩色滤光器217上方形成微透镜218。在一些实施例中，可通过在多个彩色滤光器上方沉积微透镜材料(例如，通过旋涂方法或沉积过程)而形成微透镜218。在微透镜材料上方图案化具有弯曲上表面的微透镜模板(未展示)。在一些实施例中，微透镜模板可包含光致抗蚀剂材料，其使用分散曝光剂量进行曝光(例如，针对负光致抗蚀剂，在曲面的底部处曝光较多光且在曲面的顶部处曝光较少光)、显影且烘烤以形成圆形形状。接着通过根据微透镜模板选择性地蚀刻微透镜材料而形成微透镜218。

图16到20是绘示根据本揭露的优选实施例的在制造的各个阶段的spad图像传感器600的局部剖面图的图式。应理解，为了更佳理解本揭露实施例的发明概念，图16到20已经简化且可不按比例绘制。参考图16，提供类似于图8的衬底109。可执行蚀刻过程以在前表面100a处获得凹槽结构113。从俯视图，凹槽结构113被结构化为正方形环，且分别包含毗连衬底109的前表面100a的第一部分113a及毗连第一部分113a的第二部分113b。在许多例项中，凹槽结构113的第一部分113a具有宽于第二部分113b的宽度。换句话说，第一部分113a的侧壁可从第二部分113b的侧壁横向突出。第一部分113a可完全放置于衬底109的第一层102中。第二部分113b可放置于第一层102中且进一步向下到第二层104，借此隔离各个别像素的spad单元。蚀刻过程可类似于图9的蚀刻过程。

现参考图17，可通过在适当压力下利用适合气体以引入掺杂物而实施在包含凹槽结构113的第二部分113b的侧壁及底部的暴露表面上的外延生长。凹槽结构113的第一部分113a的侧壁未通过外延生长覆盖。可根据本揭露的一项实施例以保形方式围绕凹槽结构113的第二部分113b形成外延层604。外延层604包含主要部分604_1及底部部分604_2。外延层604的其它细节类似于图10的细节。

现参考图18，沉积介电材料以填充凹槽结构113，从而导致dti602。dti602包含毗连衬底109的前表面100a的第一部分602a及毗连第一部分602a的第二部分602b。外延层604的其它细节类似于图11的细节。图19的操作类似于图12的操作。关于图20，可分别在浅井区114的顶表面及第一层102的前表面100a上形成重度掺杂区116及606用于低电阻接触。特定来说，大体上在dti602的第一部分602a的内侧壁之间形成重度掺杂区606。用于形成spad图像传感器600的剩余过程类似于spad图像传感器100的剩余过程且因此为了简洁起见在此处省略。

本揭露的一些实施例提供一种单光子雪崩二极管(spad)图像传感器。所述spad图像传感器包含：衬底，其具有第一导电类型，所述衬底具有前表面及后表面；深沟槽隔离(dti)，其从所述衬底的所述前表面朝向所述后表面延伸，所述dti具有第一表面及与所述第一表面相对的第二表面，所述第一表面与所述衬底的所述前表面齐平；外延层，其具有与所述第一导电类型相反的第二导电类型，所述外延层包围所述dti的侧壁及所述第二表面；及注入区，其具有所述第一导电类型，所述注入区从所述衬底的所述前表面延伸到所述后表面。

本揭露的一些实施例提供一种单光子雪崩二极管(spad)图像传感器。所述spad图像传感器包含：第一外延层，其具有第一导电类型，所述第一外延层具有前表面及后表面；第二外延层，其具有所述第一导电类型，所述第二外延层具有前表面及后表面，所述第二外延层形成于所述第一外延层上方，其中所述第二外延层的所述前表面面向所述第一外延层的所述后表面，所述第一外延层的所述第一导电类型的掺杂物浓度高于所述第二外延层的所述第一导电类型的掺杂物浓度；深沟槽隔离(dti)，其从所述第一外延层的所述前表面朝向所述第二外延层的所述后表面延伸，所述dti具有第一表面及与所述第一表面相对的第二表面，所述第一表面与所述第一外延层的所述前表面齐平；及外延层，其具有与所述第一导电类型相反的第二导电类型，所述外延层包围所述dti的侧壁及所述第二表面。

本揭露的一些实施例提供一种制造单光子雪崩二极管(spad)图像传感器的方法。所述方法包含：提供第一导电类型的衬底，所述衬底具有前表面及后表面；在所述衬底的所述前表面处形成凹槽；在所述凹槽的暴露侧壁及底部上形成与所述第一导电类型相反的第二导电类型的外延层；使用介电材料填充所述凹槽；及执行离子注入以形成所述第一导电类型的注入区。

上文概述若干实施例的特征，使得所属领域的技术人员可较佳理解本揭露实施例的方面。所属领域的技术人员应了解，其等可容易使用本揭露实施例作为用于设计或修改用于实行相同目的及/或达成本文中介绍的实施例的相同优点的其它过程及结构的基础。所属领域的技术人员还应意识到此些等效构造不脱离本揭露实施例的精神及范围且其等可在本文中做出各种改变、替代及更改而不脱离本揭露实施例的精神及范围。

符号说明

100单光子雪崩二极管(spad)图像传感器

100a前表面

100b后表面

101成像芯片

101a像素

101b像素

101c像素

102第一层

103互补式金属氧化物半导体(cmos)芯片

104第二层

105有源装置

106凹槽结构

106a第一部分

106b第二部分

107单光子雪崩二极管(spad)单元

108外延层

108_1主要部分

108_2底部部分

109衬底

110深沟槽隔离(dti)

110a第一部分

110b第二部分

111金属层

112注入区

113凹槽结构

113a第一部分

113b第二部分

114浅井区

115入射光

116重度掺杂区

118重度掺杂区

122接触插塞

124互连结构

126顶部金属层

128层间介电(ild)层

129介电层

201金属层

202栅极结构

203层间介电(ild)层

204源极/漏极区

206衬底

208接触插塞

210顶部金属层

212互连结构

214高介电系数介电层

216抗反射涂层(arc)层

217彩色滤光器/彩色滤光器层

218微透镜/微透镜层

300单光子雪崩二极管(spad)图像传感器

301成像芯片

302第三层

309衬底

400单光子雪崩二极管(spad)图像传感器

401成像芯片

402背侧深沟槽隔离(bdti)

500单光子雪崩二极管(spad)图像传感器

501成像芯片

502缓冲层

504载体衬底

600单光子雪崩二极管(spad)图像传感器

601成像芯片

602深沟槽隔离(dti)

602a第一部分

602b第二部分

604外延层

604_1主要部分

604_2底部部分

606重度掺杂区

607单光子雪崩二极管(spad)单元

d深度

w宽度