主要由氮化物半导体材料制成的半导体器件及其形成工艺的制作方法

本申请基于并要求于2017年9月6日提交的日本专利申请no.2017-171036的优先权，其全部内容通过引用并入本文。

本发明涉及一种半导体器件类型的高电子迁移率晶体管(hemt)，特别地，本发明涉及一种主要由氮化物半导体材料制成的hemt和形成hemt的工艺。

背景技术：

主要由氮化物半导体材料(通常为氮化镓(gan))制成的晶体管在本领域中变得流行。特别地，晶体管类型的hemt可以在高功率下高速运行，这是因为氮化物半导体材料固有的宽带隙特性。这种hemt设置有由gan制成的沟道层和由氮化铝镓(algan)制成的阻挡层。

日本专利申请待审查公开no.jp-2017-059621a公开了一种由氮化物半导体材料制成的hemt。其中公开的hemt具有在衬底上外延生长的氮化物半导体层以及源极、漏极和栅极。hemt还具有由氮化硅(sin)制成的第一绝缘膜，其覆盖氮化物半导体层和上述电极，其中电极通过在第一绝缘膜中形成的相应开口与氮化物半导体层接触。hemt还具有由氧化铝(al2o3)制成的第二绝缘膜，其覆盖栅极和第一绝缘膜。另一个日本专利申请待审查公开no.jp-2009-059946a也公开了一种hemt，其具有双绝缘膜，其中一个绝缘膜与氮化物半导体层接触并由氧化钽(ta2o5)制成，而另一个绝缘膜由氮化硅(sin)制成并覆盖前述绝缘膜。

因此，由氮化物半导体材料制成的hemt通常在氮化物半导体层上设置有双绝缘膜，其中绝缘膜通常由含硅(si)材料(例如上述sin，氧化硅(sio2)和/或氮氧化硅(sion))制成。另一方面，由氮化物半导体材料制成的hemt通常设置有包含镍(ni)的栅极，从而与氮化物半导体层形成肖特基接触。然而，栅极中的镍原子容易与绝缘膜中包含的硅(si)原子结合，并形成各种类型的镍硅化物(nisi、nisi2等)，这些镍硅化物稳定并且ni和si之间的键合难以断开。因为镍硅化物显示出显著的导电性，所以栅极和场板之间的电绝缘变差，上述场板通常设置于hemt中并通过插入绝缘膜而与栅极隔开并与源极电连接。

一种解决方案是用氧化铝(al2o3)膜覆盖栅极，因为在al2o3膜中，铝(al)和氧(o)之间的键比ni和al之间的键和/或ni和o之间的键更稳定，这意味着ni原子难以相互扩散到al2o3膜中，即，al2o3膜可以显示出阻止ni原子扩散到含硅(si)绝缘膜中的有效功能。然而，当al2o3膜堆叠在栅极和含si绝缘膜(通常为氮化硅(sin))上时，al2o3膜会增加氮化物半导体器件的电流崩塌。

技术实现要素：

本发明的一个方面涉及一种主要由氮化物半导体材料制成的半导体器件。本发明的半导体器件包括衬底；设置在衬底上的半导体堆叠体；各自设置在半导体堆叠体上的栅极、源极和漏极；si化合物，其覆盖栅极和漏极之间以及栅极和源级之间的半导体堆叠体的表面；氧化铝(al2o3)膜，其覆盖从si化合物露出的栅极；以及另一si化合物，其覆盖al2o3膜和从al2o3膜露出的si化合物。源极和漏极将栅极夹于其间，栅极包含镍(ni)。si化合物和另一si化合物含有硅(si)原子。本发明的半导体器件的特征在于al2o3膜至少在栅极和漏极之间露出si化合物的表面。

本发明的另一方面涉及形成主要由氮化物半导体材料制成的半导体器件的工艺。该工艺包括以下步骤：(a)在衬底上外延生长半导体堆叠体；(b)通过以下步骤形成源极、栅极和漏极：(b-1)通过低压化学气相沉积(lpcvd)技术在半导体堆叠体上沉积由氮化硅(sin)制成的第一绝缘膜，(b-2)形成源极和漏极，使其通过形成在第一绝缘膜中的各自的开口与半导体堆叠体直接接触，(b-3)利用氮化硅(sin)制成的第二绝缘膜覆盖源极、漏极和第一绝缘膜，该第二绝缘膜由等离子体辅助化学气相沉积(p-cvd)技术形成，第一绝缘膜和第二绝缘膜构成si化合物，以及(b-4)形成栅极，使其通过形成在si化合物中的开口与半导体堆叠体直接接触，栅极包含镍(ni)；(c)利用氧化铝(al2o3)膜覆盖栅极和si化合物；(d)部分地去除至少栅极和漏极之间的al2o3膜；(e)沉积另一si化合物以覆盖al2o3膜和从al2o3膜露出的si化合物，另一si化合物含有si原子。根据本发明的工艺的一个特征是al2o3膜完全覆盖从si化合物露出的栅极，但al2o3膜被部分去除以便至少在栅极和漏极之间露出si化合物。

附图说明

参考附图对本发明的优选实施方案进行以下详细描述，由此将更好地理解前述和其他目的、方面和优点，其中：

图1是表示根据本发明的高电子迁移率晶体管(hemt)的平面图；

图2是沿图1中所示的线ii-ii截取得到的hemt的截面图；

图3是放大栅极周围部分的hemt的截面图；

图4是以阴影线区域表示的al2o3膜的平面图；

图5a至图5c是hemt在其制造工艺的各个步骤中的截面图；

图6a至图6c是hemt在其制造工艺的图5c所示步骤之后的各个步骤中的截面图；

图7a至图7b是hemt在其制造工艺的图6c所示步骤之后的各个步骤中的截面图；

图8a和图8b是与图2中所示的hemt相比较的常规hemt的截面图；

图9a和图9b分别比较了图8a和图8b中所示的常规hemt在脉冲模式下测量的漏极电流特性与在dc模式下测量的漏极电流特性；

图10a和图10b示意性地示出了常规hemt的能带图；

图11是根据本发明第二实施方案的另一种hemt的截面图；和

图12放大了图11中所示的hemt的栅极周围的部分。

具体实施方式

接下来，将参考附图描述根据本发明的一些实施方案。本发明不限于这些实施方案，并且包括所附权利要求及其等同物中限定的所有变化和修改。此外，在附图的描述中，彼此相同或相似的数字或符号将指代彼此相同或相似的元件而没有进行重复说明。

第一实施方案

图1是示出了根据本发明的高电子迁移率晶体管(hemt)1a的平面图，图2是沿图1中所示的线ii-ii截取得到的hemt1a的截面图。本实施方案的hemt1a包括衬底10，包含氮化物半导体材料的半导体堆叠体15，以及栅极21、源极22和漏极23的电极组。hemt1a还可以设置有含硅(si)的硅(si)化合物31、同样含有si的另一si化合物33和氧化铝(al2o3)膜34。

衬底10可以由诸如碳化硅(sic)之类的半绝缘材料制成，其中该衬底10的顶面10a上外延生长有半导体堆叠体15。衬底的顶面10a可具有(0001)的晶体取向。

半导体堆叠体15可以包括由氮化铝(aln)制成的成核层11、由氮化镓(gan)制成的沟道层12、阻挡层13和由gan制成的盖层14，其中这些层11至14按此顺序在衬底10的顶面10a上外延生长。如图1所示，半导体堆叠体15可以分成两个区域，即，有源区15a和围绕有源区15a的无源区15b，其中无源区15b可以通过在其中注入氩(ar)离子形成。由此形成的无源区15b具有绝缘特性。栅极21、源极22和漏极23均在无源区15a中电连接。

在衬底10的顶面10a上外延生长的aln成核层11可以用作gan沟道层12的晶种层。aln成核层11可以具有5nm至50nm的厚度，具体地，在本实施方案中为20nm。在aln成核层11上外延生长的gan沟道层12可以用作载流子传输层。因为gan显示出对sic的较低润湿性，这意味着难以在sic上直接生长gan层，所以通过使aln成核层11介于gan沟道层12和sic衬底之间，从而将gan沟道层12设置于sic衬底上。gan沟道层12的厚度可以为0.3μm至2.0μm，具体在本实施方案中为大约1.0μm。

在gan沟道层12上外延生长的阻挡层13的带隙能量大于gan沟道层12的带隙能量，并且用作电子供给层。阻挡层13可以由n型氮化铝镓(algan)或n型氮化铟铝(inaln)制成。因为阻挡层13的晶格常数与gan沟道层12的晶格常数不一致，因此阻挡层13会引起对gan沟道层12的应力，从而通过压电效应导致产生电荷。因此，在gan沟道层12中的gan沟道层12与阻挡层13的界面处会产生二维电子气，其成为用于在hemt1a中传输电子的沟道。阻挡层13的厚度可以5nm至30nm，具体在本实施方案中为20nm。当阻挡层13由algan制成时，阻挡层13可具有10％至35％的铝含量，其中在本实施方案中铝含量优选为20％。当阻挡层13由inaln制成时，阻挡层13可具有10至20％的铟含量，具体为18％的铟含量。

在阻挡层13上外延生长的gan盖层14可以防止铝(al)被氧化，并且在本实施方案中gan盖层14的厚度为1nm至5nm，具体为5nm。

如图1所示，源极22和漏极23沿一个方向延伸，并沿垂直于该一个方向的另一个方向交替设置。栅极21也沿着该一个方向延伸并设置在源极22和漏极23之间。源极22在设置于无源区15b上的源极条(sourcebar)处彼此电连接。此外，漏极23通过设置于无源区15b上的漏极互连(draininterconnection)23a彼此电连接。栅极21也通过设置在无源区15b上的另一个互连彼此连接。

源极22和漏极23可以设置在阻挡层13上并与其接触，其中所述源极22和漏极23是通过将钛(ti)和铝(al)的堆叠金属合金化而形成的欧姆电极。其他的钽(ta)和铝(al)的堆叠金属也可以用作欧姆电极22和23。尽管本实施方案的hemt1a设置有如上所述与阻挡层13接触的欧姆电极22和23，但是欧姆电极22和23可以与gan盖层14接触而不在盖层14和阻挡层13中形成凹陷。

形成在gan盖层14上并与其接触的栅极21是一种具有镍(ni)和金(au)的堆叠金属的肖特基电极，其中ni层与gan盖层14接触。图3是放大栅极21周围部分的截面图。如图3所示，栅极21具有t形截面，包括对应于字母t的水平条的第一部分21a和对应字母t的垂直条的第二部分21b。第一部分21a设置有一对侧面21c和连接侧面21c的顶部21d。第二部分21b也设置有一对侧面21e和底部21f，该底部21f与半导体堆叠体15的表面接触并连接侧面21e。第二部分21b中在侧面21e之间的宽度小于第一部分21a中在侧面21c之间的宽度。第一部分21a在第二部分21b的相应侧形成悬臂，其中第二部分21b中在侧面21e之间的宽度对应于hemt1a的栅极长度，其在本实施方案中为例如200nm。

作为电绝缘膜的si化合物31钝化或保护在栅极21、源极22和漏极23之间露出的半导体堆叠体15。si化合物31可以由氮化硅制成(sin)，其中si化合物31具有开口，在该开口中埋有栅极21的第二部分21b，而栅极21的第一部分21a设置在si化合物31的表面上。si化合物31的厚度优选基本上等于栅极21的第一部分21a的高度，其优选地大于10nm但小于100nm，其中本实施方案的hemt1a的厚度为大约40nm。

氧化铝(al2o3)膜34覆盖栅极21的从si化合物31中露出的部分。具体而言，al2o3膜34与栅极21的第一部分21a的侧面21c和顶部21d接触，并且部分覆盖与栅极21相邻的部分34a中的si化合物31，其中该部分34a由侧面21c延伸至漏极23。部分34a的宽度优选小于200nm，这远小于从栅极21到漏极23的距离。本实施方案的hemt1a设置有宽度为50nm的部分34a；而从栅极21到漏极23的距离优选为0.5μm至5.0μm。

al2o3膜34还可以设置有从栅极21延伸到源极22的另一部分34c，并且al2o3膜34覆盖栅极21和源极22之间的si化合物31。因此，源极22侧的si化合物31完全被al2o3膜34覆盖。al2o3膜34的厚度优选大于10nm，或进一步优选大于20nm，但小于100nm。

图4是al2o3膜34的平面图，其中阴影线区域对应于al2o3膜34。如图4所示，al2o3膜34包括在有源区15a中沿栅极21延伸的部分34d和在无源区15b中连接前述部分34d的部分34e。这些部分34d和34e形成其中设置有漏极23的区域。

再次参考图2和图3，作为绝缘膜的另一si化合物33覆盖al2o3膜34和si化合物31。另一si化合物33可以由氮化硅(sin)制成，并且优选具有大于500nm的厚度，其中，本实施方案的hemt1a设置有厚度为1000nm的另一si化合物33。另一si化合物33在源极22和漏极23上设置有开口，所述开口中填充有各个互连24和25以提取电流并向源极22和/或漏极23供应电流。这些互连24和25可以由钛(ti)和金(au)的堆叠金属制成，其中钛(ti)与源极21和漏极22接触。

接下来，将参考图5a至图7b描述根据本发明实施方案的形成hemt1a的工艺，其中图5a至图7b分别示出了在该工艺的各个步骤中hemt1a的截面图。

首先，如图5a所示，该工艺依次在衬底10上生长aln成核层11、gan沟道层12、阻挡层13和gan盖层，其中这些外延层11至14形成半导体堆叠体15。外延生长可以通过(例如)金属有机化学气相沉积(mocvd)技术来进行，该技术使用了三甲基镓(tmg)、三甲基铝(tma)、三甲基铟(tmi)和氨(nh3)以分别用作ga、al、in和n的源材料。

此后，如图5b所示，该工艺通过等离子体辅助化学气相沉积(p-cvd)和/或低压化学气相沉积(lpcvd)技术在半导体堆叠体15上沉积第一绝缘膜31a。前一技术(p-cvd)可以将沉积温度设定为约300℃并且使用单硅烷(sih4)和氨(nh3)作为硅(si)和氮(n)的源材料。而后一种技术(lpcvd)可以将沉积温度设定为约800℃，并且使用二氯硅烷(sicl2h2)或单硅烷(sih4)作为si的原材料并使用nh3作为n的原材料。

此后，如图5c所示，该工艺在半导体堆叠体15上形成源极22和漏极23。具体而言，蚀刻第一绝缘膜31a的一部分、gan盖层14的一部分和阻挡层13的一部分，其中这些部分对应于源极22和漏极23的区域。光刻和随后的反应离子蚀刻(rie)的连续工艺可用于蚀刻这些部分。在可替代方案中，仅部分地蚀刻第一绝缘膜31a以留下gan盖层14和阻挡层13。在部分蚀刻之后，该工艺可以堆叠金属膜以填充部分蚀刻的第一绝缘膜31a、gan盖层14和阻挡层13，其中金属膜包含厚度为约30nm的钛(ti)和厚度为约300nm的铝(al)。物理沉积技术(例如金属蒸镀和/或金属溅射)可用于堆叠金属膜。在沉积金属膜之后，该工艺使金属膜在例如500℃、或优选高于550℃下合金化。

此后，如图6a所示，第一绝缘膜31a、源极22和漏极23被第二绝缘膜31b覆盖。p-cvd技术可用于沉积第二绝缘膜31b。第一绝缘膜31a和第二绝缘膜31b构成本发明中的si化合物31。

此后，如图6b所示，该工艺在源极22和漏极23之间形成栅极21。具体而言，部分地去除第二绝缘膜31b和第一绝缘膜31a以在si化合物31中形成栅极窗口，盖层14的表面可以在栅极窗口内露出。在形成栅极窗口之后，该工艺可以沉积栅极金属，其中栅极金属的构造为由厚度约50nm的镍(ni)和厚度约400nm的金(au)形成的堆叠金属，其中镍(ni)与gan盖层14接触作为肖特基金属。栅极21在栅极窗口内与gan盖层14接触，并且在栅极窗口的两侧与si化合物31重叠。

此后，如图6c所示，栅极21和si化合物31被由氧化铝(al2o3)制成的绝缘膜34覆盖。可以通过例如原子层沉积(ald)技术，使用tma作为铝(al)的原料并使用水(h2o)、臭氧(o3)或氧等离子体作为氧(o)的原料，在约150℃的温度下沉积al2o3膜34。然后，光刻和随后的rie的连续工艺可以使用含氯(cl)的反应气体(例如bcl3、cl2等)，从而部分地去除位于漏极23上的部分al2o3膜以及栅极21和漏极23之间的区域中的al2o3膜。al2o3膜34中的开口留在源极22上。

此后，如图7a所示，al2o3膜34和从al2o3膜34中露出的si化合物31被另一si化合物33覆盖。可以通过p-cvd技术，分别使用单硅烷(sih4)和氨(nh3)作为硅(si)和氮(n)的原料，并在约300℃的沉积温度下沉积另一si化合物33。

最后，如图7b所示，形成源极互连24和漏极互连25，以分别与源极22和漏极23接触。具体而言，光刻和随后的rie的连续工艺可以在另一si化合物33和si化合物31中形成开口。因为al2o3膜34在源极22上设置有开口，所以使用含氟的反应性气体(f)的rie可以在源极22和漏极23上的si化合物31中形成开口。源极22和漏极23各自的顶面在开口内露出。在开口内和另一si化合物33上选择性镀覆厚度为(例如)至少1μm的金(au)以便与源极22和漏极23接触，由此可以完成根据本实施方案的hemt1a的形成工艺。

以下将通过与常规的hemt100a和100b(其截面图分别在图8a和图8b中示出)进行比较，从而描述根据本实施方案的hemt1a的优点。常规的hemt100a在si化合物31上没有设置al2o3膜，而另一个常规的hemt100b不仅在栅极21和源极22之间的区域设置有al2o3膜，而且在栅极21和漏极23之间的区域也设置有al2o3膜，即常规的hemt100b中的al2o3膜34完全覆盖si化合物31。

本实施方案的栅极21和常规的hemt100a和100b的栅极21具有包括镍(ni)和金(au)的堆叠金属。然而，镍(ni)固有地显示出易于与围绕栅极21的si化合物中所包含的硅(si)原子结合而形成硅化物材料的特性，其中这些硅化物材料显示出显著的导电性。因此，其中产生了硅化镍的另一si化合物33降低了其电阻率，这可能导致栅极21与(例如)通常在另一si化合物33上形成的场板之间的短路。此外，由于镍(ni)原子的提取，栅极21本身的电阻率增加。

图8b中所示的常规hemt100b用另一个由氧化铝(al2o3)制成的绝缘膜34覆盖栅极21和si化合物31。在al2o3膜34中，与镍(ni)和铝(al)或ni和氧(o)之间的键相比，铝(al)和氧(o)之间的键更稳定；因此，al2o3膜可以有效地成为镍(ni)扩散到si化合物33中的阻挡层。然而，由于al2o3膜34和si化合物31之间的热膨胀系数的差异，完全覆盖si化合物31的al2o3膜可能使氮化物半导体堆叠体15的能带图变形，这导致两个绝缘膜31和34之间的应力更大。具体而言，增加的应力可以提高氮化物半导体堆叠体15表面处的导带水平，这露出通常隐藏在费米能级ef下的陷阱，结果增加了电流崩塌。

图9a和图9b分别示出了hemt100a和100b的漏极电流特性，其中当脉冲供应漏极偏压vds时动态测量漏极电流ids。具体而言，在从栅极偏压vgs和漏极偏压vds分别被设置为vgs＝-5v且vds＝50v的关闭状态开启hemt100a和100b之后，在5μs处测量漏极电流ids。在表示为dc模式的稳定模式中测量虚线g11，即，在稳定漏极偏压vds和稳定栅极偏压vds的条件下测量漏极电流ids；而实线g12示出了在上述脉冲模式中测量的漏极电流ids。

比较脉冲模式下测量的行为g12，相比于图9a中的电流崩塌，图9b中的电流崩塌劣化；即，完全覆盖si化合物的al2o3膜34使电流崩塌劣化，其中可以通过相比于没有接收任何偏压应力的情况，减小偏压应力释放后的漏极电流来确定电流崩塌。符号id1和id2是在dc模式下测量的漏极电流和在偏压应力释放后在脉冲模式下测量的漏极电流；可以通过(id2-id1)/id1来指示电流崩塌。也就是说，-30％的电流崩塌意味着与没有偏压应力的情况相比，漏极电流ids降低了30％。参考图9a和图9b，图9a中所示的电流崩塌为约-20％，但图9b中的电流崩塌增加到约-30％。因此，al2o3膜完全覆盖si化合物31会增加电流崩塌。

图10a和图10b示意性地示出了膜31至34和半导体堆叠体15的能带图，其中它们是沿图8a中所示的线e1和图8b中所示的线e2截取得到的。图10a和图10b中所示的区域f1至f6分别对应于gan沟道层12、阻挡层13、gan盖层14、si化合物31、另一si化合物33和al2o3膜34。此外，图10a和图10b示出了可以捕获载流子(即，在gan沟道层12中的2deg中行进的电子)的符号“陷阱”表示的陷阱能级；以及符号ef表示的费米能级。参考图10b，盖层14和阻挡层13中的导带图由于al2o3膜34的存在而升高，露出gan盖层14中(有时是阻挡层13中)的陷阱能级，而该能级通常隐藏在费米能级ef下。露出的陷阱能级可捕获在gan沟道层12中的2deg中行进的电子，最终增加电流崩塌。

本实施方案的hemt1a设置有al2o3膜34，其覆盖从si化合物31中露出的栅极21，但露出了栅极21和漏极23之间的si化合物31，这可以缓和al2o3膜34和si化合物31中所产生的应力，由此减少电流崩塌。覆盖栅极21的al2o3膜34可以有效地作为镍(ni)原子侵入另一si化合物33的扩散阻挡层，这可以有效地防止设置在另一si化合物33上的场板和栅极21间发生短路，并且防止栅极21由于镍(ni)原子的提取而造成的电阻率增加。

下表总结了覆盖栅极21和si化合物31的绝缘膜的优点和缺点。如上所述，没有任何al2o3膜的hemt100a(对应于表中的第一个常规例1)显示出良好的电流崩塌，但是由于镍(ni)原子从栅极21相互扩散到另一si化合物33中，因此其可靠性较差。图8b中所示的hemt100b对应于第二个常规例2，由于存在覆盖栅极21的al2o3膜34，因此可靠性可提高，但是由于al2o3膜34和si化合物31之间的应力增加，因而增加了可捕获在gan沟道层12中的2deg中运行的电子的大量陷阱，从而导致电流崩塌劣化。在本实施方案的hemt1a中，al2o3膜34覆盖栅极21但在栅极21和漏极23之间露出si化合物31，这不仅有效地防止ni原子扩散到另一si化合物33中，而且还释放了在si化合物31和al2o3膜34之间产生的应力；因此，有效地抑制了电流崩塌的增加。

si化合物31可以覆盖栅极21的第二部分21b的侧面21e；而al2o3膜34可以覆盖栅极21的第一部分21a的侧面21c和顶部21d；这有效地防止了ni原子扩散到另一si化合物33中。本实施方案的al2o3膜34可以具有至少10nm的厚度。

此外，本实施方案的al2o3膜34可以具有从栅极21的漏极侧的侧面21c朝向漏极23延伸的部分34a，其中部分34a优选具有最多200nm的宽度。因此，al2o3膜34可以加宽使栅极21和漏极23之间的si化合物31露出的表面，这可以有效地抑制电流崩塌。

本实施方案的半导体堆叠15可以包括由氮化铟铝(inaln)制成的阻挡层13，其代替由algan制成的阻挡层13。inaln阻挡层13可能增强源自si化合物31和al2o3膜34之间产生的应力的效应，因为inaln阻挡层13削弱了阻挡层13和gan盖层14之间由于晶格失配而产生的应力。因此，当在栅极21和漏极23之间具有inaln阻挡层13的半导体堆叠体15被al2o3膜34完全覆盖时，电流崩塌显著增强。在本发明的al2o3膜34的构造中，al2o3膜从栅极21和漏极23之间露出si化合物31或不覆盖si化合物31，该构造对于包括inaln阻挡层13的半导体叠堆叠体15是特别有效的。

第二实施方案

图11是根据本发明第二实施方案的另一种hemt1b的截面图，图12放大了图11中所示的hemt1b的栅极21周围的部分。第二实施方案的hemt1b不同与第一实施方案的hemt1a的特征在于：al2o3膜34b不仅在栅极21和漏极23之间露出si化合物31，而且还在栅极21和源极22之间露出si化合物31。

具体而言，第二实施方案的al2o3膜34b覆盖从si化合物31中露出的栅极21；也就是说，al2o3膜34b除了具有覆盖栅极21的第一部分21a(即栅极21的顶部21d和侧面21c)的部分和从侧面21c向漏极23延伸的部分34a之外，还具有从另一侧面21c向源极22延伸的部分34f。部分34f的宽度(从栅极21的侧面21c开始测量)为至多200nm，其小于或远小于从栅极21到源极22的距离。第二实施方案的hemt1b具有宽度为50nm的部分34f。因此，si化合物31从栅极21(确切地说是al2o3膜34的边缘34g)和源极之间露出，其宽度优选为100nm至1000nm。

本实施方案的al2o3膜34b可以通过图6c所示的工艺形成。也就是说，该工艺部分地且同时去除栅极21的各侧面中的al2o3膜34。本实施方案的al2o3膜34b的构造可以进一步有效地抑制电流崩塌，因为al2o3膜34b和si化合物31之间产生的应力被减弱，并且在栅极21和源极22之间产生的应力也被减弱。

在前面的详细描述中，已经参考本发明的具体示例性实施方案描述了本发明的工艺。然而，显而易见的是，在不脱离本发明的更广泛的精神和范围的情况下，可以对其进行各种修改和改变。例如，实施方案集中于高电子迁移率晶体管(hemt)的电子器件类型，但是本发明的工艺还可以应用于除场效应晶体管(fet)之外的其他器件。此外，hemt设置有sic衬底10，但是本发明的hemt可以设置有其他衬底，只要该衬底可以在其上外延生长半导体层即可。本发明的hemt设置有由氮化硅(sin)制成的si化合物31和33，但是本发明的hemt可以设置有其他类型的si化合物，例如氧化硅(sio2)、氮氧化硅(sion)等等。因此，本说明书和附图应被视为示例性的而非限制性的。