一种倾角硅槽刻蚀工艺的制作方法

本发明属于半导体制造技术领域领域，涉及一种倾角硅槽刻蚀工艺。

背景技术：

在集成电路技术中，深硅槽主要用于双极集成电路中的隔离以及dram中的电容制作，由于双极集成电路中的工作电流大，深硅槽隔离技术对于双极集成电流来说是非常重要的，同时也能减少器件面积，而对于dram制作，深硅槽能制备出大电容，并占用较小的面积，在深沟隔离和深槽电容中，深硅槽的刻蚀技术是很关键的。目前常用的深硅槽制作技术主要采用硬掩膜icp刻蚀技术实现深硅槽的制作。传统硅槽刻蚀工艺形貌陡直，参见图1，在后续的填充过程中会形成空洞，参见图2，造成漏电增加、耐压降低，影响立体集成器件性能和可靠性，无法满足双极集成电路中的隔离要求。

技术实现要素：

本发明的目的在于克服上述现有技术的缺点，提供一种倾角硅槽刻蚀工艺。

为达到上述目的，本发明采用以下技术方案予以实现：

一种倾角硅槽刻蚀工艺，包括以下步骤：

步骤1：在待刻蚀晶圆的表面生成硬掩膜层，在硬掩膜层表面涂光刻胶，形成光刻胶层，曝光显影，露出需要刻蚀的硬掩膜层窗口；

步骤2：在窗口处进行硬掩膜刻蚀，刻蚀至晶圆表面；

步骤3：在完成步骤2的窗口处进行硅槽刻蚀，刻蚀至硅槽深度为设定值；其中，刻蚀气体为sf6；钝化气体包括o2和hbr；偏置功率为50～55w；偏置功率频率为110～130hz；偏置功率循环为65％～75％；源射频功率为1000～1100w；

步骤4：采用干法去胶的方法去除非硅槽区域的光刻胶。

本发明进一步的改进在于：

步骤1中的待刻蚀晶圆为p-100型soi衬底片，步骤1中生成硬掩膜层的具体方法为：

在p-100型soi衬底片表面生长13μm外延层，之后在炉管生长1μmsio2，采用sio2作为硬掩膜层。

步骤1中的窗口为沟槽，槽宽为0.8μm～1.4μm。

步骤2中的硬掩膜刻蚀方法为等离子干法刻蚀方法。

步骤2中的等离子干法刻蚀采用centura5200二氧化硅等离子体干法刻蚀机；其中，腔体压力为200mt；电极功率为600w；工艺气体包括流量为30sccm的chf3、流量为30sccm的cf4和流量为150sccm的ar。

步骤3中采用centura5202干法刻蚀机进行硅槽刻蚀。

步骤4的具体方法为：

在腔体温度100℃，腔体压力650mt的环境中，采用o2作为去胶反应气体，通过射频功率源激发等离子体的去胶方式去除非硅槽区域的光刻胶。

与现有技术相比，本发明具有以下有益效果：

本发明通过调整硅槽刻蚀的偏置功率、偏置功率频率、偏置功率循环以及源射频功率，进而优化硅槽形貌，改变硅槽刻蚀后硅槽形貌陡直的情况，避免在后续的填充过程中会形成空洞，从而造成的一系列问题。参见图4，硅槽侧壁角度由90°优化到接近80°，在后续深硅槽介质层淀积过程中，参见图5，消除了填充后形成的空洞，进而提升了击穿电压，降低了漏电，增加了介质隔离集成工艺的可靠性；同时，保证立体集成器件性能和可靠性，满足双极集成电路中的隔离要求。

附图说明

图1为现有方法刻蚀后的深硅槽sem图；

图2为现有方法刻蚀后的深硅槽填充后的sem图；

图3为完成硬掩膜刻蚀的晶圆示意图；

图4为本发明制作的倾角深硅槽形貌sem图；

图5为本发明刻蚀后的深硅槽介质层淀积效果示意图；

图6为本发明实施例1的深硅槽介质层淀积效果示意图；

图7为本发明实施例2的深硅槽介质层淀积效果示意图；

图8为本发明实施例3的深硅槽介质层淀积效果示意图。

其中：1-光刻胶层；2-硬掩膜层。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

下面结合附图对本发明做进一步详细描述：

本发明倾角硅槽刻蚀工艺，包括以下步骤：

步骤1：在待刻蚀晶圆的表面生成硬掩膜层2，在硬掩膜层2表面涂光刻胶，形成光刻胶层1，曝光显影，露出需要刻蚀的硬掩膜层2窗口；

步骤2：在露出的窗口处进行硬掩膜刻蚀，刻蚀至晶圆表面；

步骤3：在完成步骤2的窗口处进行硅槽刻蚀，刻蚀至硅槽深度为设定值；其中，刻蚀气体为sf6；钝化气体包括o2和hbr；偏置功率为50～55w；偏置功率频率为110～130hz；偏置功率循环为65％～75％；源射频功率为1000～1100w；

步骤4：采用干法去胶的方法去除非硅槽区域的光刻胶。

各步骤中的具体方式为：

步骤1：在p-100型soi衬底片表面生长13μm外延层，之后在炉管生长1μmsio2，使用sio2作为硅槽刻蚀的硬掩膜层2，在sio2表面涂光刻胶，形成光刻胶层1，曝光显影，露出需要刻蚀的sio2窗口，窗口图形为沟槽，槽宽为0.8μm～1.4μm。

步骤2：进行硬掩膜刻蚀。用等离子干法刻蚀方法，采用centura5200二氧化硅等离子体干法刻蚀机；其中，腔体压力为180～220mt；电极功率为540～660w；工艺气体包括流量为27～33sccm的chf3、流量为27～33sccm的cf4和流量为135～165sccm的ar，各工艺参数在±10％内波动，均可完成硬掩膜刻蚀工艺；在露出的窗口处进行掩膜刻蚀，一直刻蚀至晶圆表面；参见图3，完成硬掩膜刻蚀的晶圆示意图。

步骤3：进行深硅槽刻蚀，采用centura5202干法刻蚀机进行硅刻蚀；刻蚀至硅槽深度为设定值，参见图4，刻蚀至硅槽深度为设定值的倾角深硅槽形貌sem图。其中，刻蚀气体为sf6；钝化气体包括o2和hbr；偏置功率为50～55w；偏置功率频率为110～130hz；偏置功率循环为65％～75％；源射频功率为1000～1100w。

步骤4：去除非通孔图形区域的光刻胶。采用干法去胶的工艺，在100℃的工艺腔体环境中，腔体压力650mt，采用o2作为去胶反应气体，通过射频功率源激发等离子体的去胶方式去除非通孔图形区域的光刻胶。

实施例1

步骤1：在p-100型soi衬底片表面生长13μm外延层，之后在炉管生长1μmsio2，使用sio2作为硅槽刻蚀的硬掩膜层2，在sio2表面涂光刻胶，形成光刻胶层1，曝光显影，露出需要刻蚀的sio2窗口，窗口图形为沟槽，槽宽为0.8μm；

步骤2：采用centura5200二氧化硅等离子体干法刻蚀机；其中，腔体压力200mt，电极功率600w，工艺气体包括流量为30sccm的chf3、流量为30sccm的cf4和流量为150sccm的ar，一直刻蚀至晶圆表面。

经过240s的时间，硬掩膜刻蚀完成。

步骤3：采用centura5202干法刻蚀机进行硅刻蚀，即深硅槽刻蚀。设置硅槽刻蚀偏置功率为50w，频率为120hz，偏置功率循环为70％(70％时间偏置功率打开，30％时间偏置功率关闭)、源射频功率为1000w。

经过370s的时间，硅槽达到要求的13μm的深度。

步骤4：采用干法去胶的工艺，在100℃的工艺腔体环境中，腔体压力650mt，采用o2作为去胶反应气体，通过射频功率源激发等离子体的去胶方式去除非通孔图形区域的光刻胶。

对刻蚀完成的深硅槽进行介质层淀积，效果参见图6，填充过程中没有形成空洞，从而提升了击穿电压，降低了漏电，增加介质隔离集成工艺的可靠性。

实施例2

步骤1：在p-100型soi衬底片表面生长13μm外延层，之后在炉管生长1μmsio2，使用sio2作为硅槽刻蚀的硬掩膜层2，在sio2表面涂光刻胶，形成光刻胶层1，曝光显影，露出需要刻蚀的sio2窗口，窗口图形为沟槽，槽宽为1.0μm；

步骤2：采用centura5200二氧化硅等离子体干法刻蚀机；其中，腔体压力200mt，电极功率600w，工艺气体包括流量为30sccm的chf3、流量为30sccm的cf4和流量为150sccm的ar，一直刻蚀至晶圆表面。

经过240s的时间，硬掩膜刻蚀完成。

步骤3：采用centura5202干法刻蚀机进行硅刻蚀，即深硅槽刻蚀。设置硅槽刻蚀偏置功率为55w，偏置功率频率为110hz，偏置功率循环为65％(65％时间偏置功率打开，35％时间偏置功率关闭)、源射频功率为1100w。

经过300s的时间，硅槽达到要求的13μm的深度。

步骤4：采用干法去胶的工艺，在100℃的工艺腔体环境中，腔体压力650mt，采用o2作为去胶反应气体，通过射频功率源激发等离子体的去胶方式去除非通孔图形区域的光刻胶。

对刻蚀完成的深硅槽进行介质层淀积，效果参见图7，填充过程中没有形成空洞，从而提升了击穿电压，降低了漏电，增加介质隔离集成工艺的可靠性。

实施例3

步骤1：在p-100型soi衬底片表面生长13μm外延层，之后在炉管生长1μmsio2，使用sio2作为硅槽刻蚀的硬掩膜层2，在sio2表面涂光刻胶，形成光刻胶层1，曝光显影，露出需要刻蚀的sio2窗口，窗口图形为沟槽，槽宽为1.4μm；

步骤2：采用centura5200二氧化硅等离子体干法刻蚀机；其中，腔体压力200mt，电极功率600w，工艺气体包括流量为30sccm的chf3、流量为30sccm的cf4和流量为150sccm的ar，一直刻蚀至晶圆表面。

经过240s的时间，硬掩膜刻蚀完成。

步骤3：采用centura5202干法刻蚀机进行硅刻蚀，即深硅槽刻蚀。设置硅槽刻蚀偏置功率为52w，偏置功率频率为130hz，偏置功率循环为75％(75％时间偏置功率打开，25％时间偏置功率关闭)，源射频功率为1050w。

经过340s的时间，硅槽达到要求的13μm的深度。

步骤4：采用干法去胶的工艺，在100℃的工艺腔体环境中，腔体压力650mt，采用o2作为去胶反应气体，通过射频功率源激发等离子体的去胶方式去除非通孔图形区域的光刻胶。

对刻蚀完成的深硅槽进行介质层淀积，效果参见图8，填充过程中没有形成空洞，从而提升了击穿电压，降低了漏电，增加介质隔离集成工艺的可靠性。

以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。