CMOS图像传感器及其形成方法与流程

本发明的实施例总体涉及半导体领域，更具体地，涉及cmos图像传感器及其形成方法。

背景技术：

数码相机和光学成像器件采用图像传感器。图像传感器将光学图像转换成数字数据，数字数据可以表示为数字图像。图像传感器包括用于检测光并且记录检测的光的强度(亮度)的像素阵列(或栅格)。像素阵列通过累积电荷响应于光。然后使用累积的电荷(例如，通过其它电路)来提供颜色和亮度信号，以用于合适的应用，诸如数码相机。

技术实现要素：

根据本发明的一个方面，提供了一种cmos图像传感器，包括：衬底，具有第一掺杂类型；传输栅极，设置在所述衬底的前侧上并且通过栅极电介质与所述衬底分隔开；浮置扩散区域，具有第二掺杂类型，设置在所述衬底内且位于所述传输栅极的一侧处；以及光电探测列，设置在所述衬底内且位于所述传输栅极的与所述浮置扩散区域相对的另一侧处，所述光电探测列包括具有所述第二掺杂类型的掺杂感测层；其中，所述光电探测列和所述衬底在结界面处彼此接触并且被配置为光电二极管结构，以将进入所述衬底的辐射转换成电信号；和其中，所述结界面包括一个或多个凹进部分。

根据本发明的另一个方面，提供了一种cmos图像传感器，包括：衬底，具有第一掺杂类型；以及像素阵列，包括多个像素，每个像素均包括设置在所述衬底的前侧上的传输栅极以及具有第二掺杂类型的光电探测列，所述光电探测列设置所述衬底内且位于所述传输栅极的与浮置扩散区域相对的一侧处，所述浮置扩散区域具有所述第二掺杂类型；其中，所述光电探测列和所述衬底在结界面处彼此接触并且被配置为光电二极管结构，以将进入所述衬底的辐射转换成电信号；和其中，所述结界面包括凹进部分，所述凹进部分沿着所述传输栅极和所述浮置扩散区域的中心延长线对称分布。

根据本发明的又一个方面，提供了一种形成图像传感器的方法，包括：制备具有第一掺杂类型的衬底；在所述衬底上方形成传输栅极；在所述衬底内形成浮置扩散区域；在所述衬底上方形成掩模层，所述掩模层具有包括凹进部分的周界，所述凹进部分沿着所述传输栅极和所述浮置扩散区域的中心延长线对称分布；以及利用位于适当位置的所述掩模层实施多个注入工艺以在所述衬底内且在所述传输栅极的与所述浮置扩散区域相对的一侧处形成光电探测列；其中，所述光电探测列和所述衬底在结界面处彼此接触并且被配置为光电二极管结构，以将进入所述衬底的辐射转换成电信号。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1a和图1b示出了根据一个或多个实施例的cmos(互补金属氧化物半导体)图像传感器的顶视图，该cmos图像传感器包括具有缩进的结界面的光电二极管结构。

图2a和图2b示出了根据一个或多个实施例的cmos图像传感器的感测像素的透视图。

图3a和图3b示出了根据一个或多个实施例的沿着线a-a’的图1b的cmos图像传感器的截面图。

图4示出了根据一个或多个实施例的cmos图像传感器的顶视图，该cmos图像传感器包括具有缩进的结界面的光电二极管结构。

图5a、图5b和图5c示出了根据一个或多个实施例的cmos图像传感器的顶视图，该cmos图像传感器包括具有缩进的结界面的光电二极管结构。

图6至图11示出了根据一个或多个实施例的示出形成cmos图像传感器的方法的截面图，该cmos图像传感器包括具有缩进的结界面的光电二极管结构。

图12示出了根据一个或多个实施例的示出形成cmos图像传感器的方法的流程图，该cmos图像传感器包括具有缩进的结界面的光电二极管结构。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为便于描述，在此可以使用诸如“且，为便于描述，在此可以使用诸如个实施例和和布置的具体实例等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地做出相应的解释。

集成电路(ic)技术正在不断改进。这些改进通常涉及按比例缩小器件几何尺寸以实现更低的制造成本、更高的器件集成密度、更高的速度和更好的性能。cmos图像传感器已经成为商业和科学应用的主要图像传感器技术。由于器件缩放，cmos图像传感器的像素阵列的像素具有更小的尺寸并且彼此更靠近。为了通过小型cmos图像传感器实现高动态范围，需要高满阱容量(fwc)。然而，cmos图像传感器的光电二极管的满阱容量受其注入分布限制。增加满阱容量的一种方法是在制造cmos图像传感器光电二极管的p-n结时增加离子注入剂量。然而，使用高剂量离子注入难以控制光电二极管轮廓。而且，热预算会影响cmos图像传感器的性能并且降低图像质量。

本发明涉及cmos图像传感器以及相关的形成方法，该cmos图像传感器包括具有缩进的p-n结界面的光电二极管结构。在一些实施例中，cmos图像传感器包括一个或多个凹进部分，这些凹进部分沿着栅电极和浮置扩散区域的中心延长线基本对称分布。通过具有凹进部分来增加p-n结界面的面积(对于特定像素尺寸)，并且增加电子-空穴对的数量以增加cmos图像传感器的满阱容量。在一些实施例中，例如，参照图2a和图2b，cmos图像传感器的感测像素124具有衬底212和设置在衬底212上方的传输栅极222d。浮置扩散区域228设置在衬底212内且位于传输栅极222d的一侧处。光电探测列220d设置在衬底212内且位于传输栅极222d的与浮置扩散区域228相对的另一侧处。在一些实施例中，光电探测列220d包括至少一个钉扎光电二极管。光电探测列220d和衬底212在结界面112处彼此接触，并且被配置为光电二极管结构，以将进入衬底212的辐射转换成电信号。在一些情况下，结界面112包括一个或多个凹进部分。因此，与没有凹进部分的先前p-n结界面相比，扩大了结界面112，并且因此改进了光电二极管结构的满阱容量。

结合图1a至图1b讨论根据本发明的各个缩进的p-n结界面实施例的背照式(bsi)cmos(互补金属氧化物半导体)图像传感器器件的描述。图1a示出了根据一些实施例的cmos图像传感器100a的顶视图，该cmos图像传感器100a包括具有缩进的结界面的光电二极管结构。在一些实施例中，图像感测像素101包括设置在衬底212内的光电探测列220。浮置扩散区域228设置在衬底212内的光电探测列220一侧。传输栅极222设置在浮置扩散区域228和光电探测列220之间的衬底212上面。光电探测列220和衬底212在结界面112处彼此接触。结界面112可以包括一个或多个凹进部分110。凹进部分110可以沿着传输栅极222和浮置扩散区域228的中心延长线a-a’对称分布。凹进部分110可以是任何适用的形状。例如，凹进部分110可以如图1a所示的矩形。凹进部分110也可以是具有连续曲面的“手指”形状或半圆形。图1b示出了根据一些额外实施例的cmos图像传感器100b的顶视图，该cmos图像传感器100b包括具有缩进的结界面的光电二极管结构。根据一些实施例，cmos图像传感器100b包括具有以行和列布置的感测像素的像素阵列。例如，第一感测像素114和第二感测像素116在第一行中彼此靠近布置，并且第三感测像素122和第四感测像素124布置在第一行下方的第二行中。第一感测像素114和第三感测像素122沿着垂直于行的第一列对准，并且第二感测像素116和第四感测像素124沿着靠近第一列的第二列对准。值得注意的是，虽然在图1b中示出了2×2图像感测像素阵列，但是像素阵列可以扩展到任何合适的尺寸以用于各种应用。

术语“像素”是指包含用于将电磁辐射转换成电信号的部件(例如，光电探测器和各个电路，其可以包括各个半导体器件)的单位单元。像素可以包括光电二极管、互补金属氧化物半导体(cmos)图像传感器、电荷耦合器件(ccd)传感器、有源传感器、无源传感器、其它传感器或待开发的图像传感器件。可以将像素设计为具有各种传感器类型。例如，一组像素可以是cmos图像传感器，并且另一组像素可以是无源传感器。此外，像素可以包括彩色图像传感器和/或单色图像传感器。在实例中，每个像素均是有源像素传感器，诸如互补金属氧化物半导体(cmos)图像传感器。在所示的实施例中，每个像素均可以包括光电探测器，诸如光栅型光电探测器，以用于记录光(辐射)的强度或亮度。每个像素也可以包括各个半导体器件，诸如包括传输晶体管、复位晶体管、源极跟随器晶体管、选择晶体管、另一合适的晶体管或它们的组合的各个晶体管。附加电路、输入和/或输出可以连接至像素阵列，以为像素提供操作环境并且支持与像素的外部通信。例如，像素阵列可以与读出电路和/或控制电路连接。

在一些实施例中，图像感测像素阵列设置在衬底212内。浮置扩散区域228设置在衬底212内且位于感测像素114、116、122或124旁边。在一些实施例中，浮置扩散区域228设置在感测像素114、116、122或124的中心区域处，并且由感测像素114、116、122或124共享。感测像素114、116、122和124的每个分别包括设置在衬底212上方的传输栅极222a、222b、222c或222d。在一些实施例中，传输栅极222a、222b、222c或222d具有三角形形状。感测像素114、116、122和124的每个还分别包括光电探测列220a、220b、220c或220d。为了简化说明，下面可以使用诸如第四感测像素124的示例性像素及其对应的组件(诸如传输栅极222d和光电探测列220d)来描述cmos图像传感器100b的部件，但是这些部件可以适用于cmos图像传感器100b的其它像素。光电探测列220d和衬底212在结界面112处彼此接触。结界面112可以包括沿着传输栅极222d和浮置扩散区域228的中心延长线a-a’对称分布的第一凹进部分110a和第二凹进部分110b。例如，第一凹进部分110a位于光电探测列220d的一侧的中心区域处，并且第二凹进部分110b位于光电探测列220d的另一相邻侧的中心区域处。第一凹进部分110a和第二凹进部分110b彼此间隔开。第一凹进部分110a和第二凹进部分110b可以包括各种弯曲或平坦表面。例如，凹进部分110a、110b可以是如图1b所示的“手指”形状，即由弯曲表面连接的一对平坦表面。而且，凹进部分110a、110b可以是单个连续的弯曲表面。凹进部分110a、110b的顶视图可以是如图4所示的半圆形。又例如，凹进部分110a、110b可以包括连接的平坦表面，并且顶视图可以是如图5a所示的多个三角形。也可以使用凹进部分110a、110b的其它形式，并且凹进部分110a、110b的顶视图也可以是矩形、椭圆形等。在一些实施例中，光电探测列220d的顶视图或顶面120s是凹多边形形状。第一凹进部分110a和第二凹进部分110b可以彼此间隔开。

也如图1b所示，浮置扩散区域228由感测像素114、116、122或124共享；因此，感测像素114、116、122或124具有一些对称部件。例如，第一感测像素114的第一光电探测列220a和第一传输栅极222a以及第三感测像素122的第三光电探测列220c和第三传输栅极222c沿着分离第一感测像素114和第三感测像素122的分离线b-b’对称。第二感测像素116的第二光电探测列220b和第二传输栅极222b以及第四感测像素124的第四光电探测列220d和第四传输栅极222d沿着分离第二感测像素116和第四感测像素124的分离线b-b’对称。而且，第一感测像素114的第一光电探测列220a和第一传输栅极222a以及第二感测像素116的第二光电探测列220b和第二传输栅极222b沿着分离第一感测像素114和第二感测像素116的分离线c-c’对称。第三感测像素122的第三光电探测列220c和第三传输栅极222c以及第四感测像素124的第四光电探测列220d和第四传输栅极222d沿着分离第三感测像素122和第四感测像素124的分离线c-c’对称。

图2a和图2b示出了根据一些实施例的图1b的cmos图像传感器100b的感测像素的透视图。例如，感测像素示出为像素阵列的第四感测像素124，但是其可以是像素阵列的任何感测像素。衬底212可以具有第一掺杂类型，并且光电探测列220d可以至少包括具有与第一掺杂类型相反的第二掺杂类型的掺杂感测层204。第一掺杂类型是n型和p型的一种，并且第二掺杂类型是n型和p型的另一种。在一些实施例中，光电探测列220d还包括设置在掺杂感测层204上的具有第一掺杂类型的钉扎层202，和/或设置在掺杂感测层204正下方的具有第二掺杂类型的深掺杂层206。如图2a所示，钉扎层202、掺杂感测层204和/或深掺杂层206可以具有垂直对准的侧壁表面。如图2b所示，在一些可选实施例中，掺杂感测层204具有凹进部分110a和110b。深掺杂层206可以具有侧壁表面的与掺杂感测层204的非凹进部分垂直对准的部分，以及侧壁表面的未与掺杂感测层204的凹进部分垂直对准的另一部分。钉扎层202是重掺杂的(例如，具有在10¹⁸至10²⁰cm^-3的范围内的掺杂浓度)并且设置在衬底212的表面上。钉扎钉扎层202有助于减小暗电流(通过将收集掩埋沟道与在sio2-si界面处产生的电荷隔离)，但也限制了最大沟道电势(通常称为钉扎电压)。钉扎钉扎层202的掺杂浓度大于掺杂感测层204的掺杂浓度。深掺杂层206的掺杂浓度小于掺杂感测层204的掺杂浓度。

光电探测列220d和衬底212在结界面112处彼此接触。光电探测列220d和衬底212被配置为光电二极管结构，以将进入衬底212的辐射转换成电信号。光电探测列220d检测导向衬底212的辐射(诸如入射辐射(光))的强度(亮度)。入射辐射是可见光。可选地，辐射是红外(ir)、紫外(uv)、x射线、微波、另一合适的辐射类型或它们的组合。凹进部分110a、110b扩大了结界面112的面积，并且因此增加了cmos图像传感器100b的满阱容量。

图3a示出了根据一些实施例的图1b的cmos图像传感器100b(沿着线a-a’)的截面图300a。第一感测像素114的传输栅极222a和第四感测像素124的传输栅极222d布置在衬底212上方并且通过栅极介电层226与衬底212分隔开。栅极介电层226包括介电材料，诸如氧化硅、高k介电材料、其它介电材料或它们的组合。高k介电材料的实例包括hfo2、hfsio、hfsion、hftao、hftio、hfzro、氧化锆、氧化铝、二氧化铪-氧化铝(hfo2-al2o3)合金、其它高k介电材料或它们的组合。传输栅极222a、222d包括多晶硅和/或包括al、cu、ti、ta、w、mo、tan、nisi、cosi、tin、wn、tial、tialn、tacn、tac、tasin、其它导电材料或它们的组合的金属。传输栅极222a、222d可以包括设置在栅极堆叠件的侧壁上的侧壁间隔件224。根据一个或多个实施例，侧壁间隔件224可以是氮化硅、氮氧化硅、其它合适的材料或多层结构中的它们的组合。

光电探测列220a、220d布置在衬底212内。感测像素114、124共享布置在传输栅极222a、222d之间和衬底212内的浮置扩散区域228。传输栅极222a、222d介于浮置扩散区域228和光电探测列220a、220d之间，从而使得将与传输晶体管相关的沟道限定在浮置扩散区域228和光电探测列220a、220d之间。cmos图像传感器100b还可以包括其它晶体管，诸如复位晶体管、源极跟随器晶体管和选择晶体管(未示出)、其它合适的晶体管或它们的组合。光电探测列220a、220d和各个晶体管(可以统称为像素电路)允许感测像素114、124检测特定光波长的强度。可以向感测像素114、124提供附加电路、输入和/或输出，以为感测像素114、124提供操作环境和/或支持与感测像素114、124的通信。

滤色器阵列设置在衬底212上方，滤色器阵列包括对应于感测像素114、124的滤色器104、106。在一些实施例中，滤色器102、104、106(图1b所示)过滤不同的辐射光谱。例如，对于rgb图像传感器，第一滤色器102可以被配置为传送蓝色光，而阻挡其它颜色；第二滤色器104可以被配置为传送红色光，并且第三滤色器106可以被配置为传送绿色光。滤色器104、106设置在衬底212上方的对应的光电探测列220a、220d上面。复合栅格208设置在滤色器阵列的滤色器(例如，滤色器104、106)之间，以用于隔离目的。在一些实施例中，复合栅格208包括设置在介电光导结构208a内的金属栅格结构208b。在一些实施例中，介电光导结构208a可以包括一个或多个介电结构，例如，氮化硅栅格、氮氧化硅栅格或二氧化硅栅格。在一些实施例中，抗反射层210可以设置在滤色器阵列和光电二极管阵列之间，并且被配置为改进入射辐射的传送。

在一些实施例中，互连结构214布置在衬底212下方且与滤色器阵列相对的。互连结构214包括布置在一个或多个介电层218内的多条金属线216(例如，铜线和/或通孔)。在一些实施例中，传输栅极222a、222d和一些处理器件(诸如源极跟随器晶体管或复位开关晶体管)可以布置在衬底212和介电层218内。应该理解，虽然图3a中示出了背照式结构(bis)，但是前照式结构(fis)也是可接受的。根据一些实施例，通过图3b的截面图300b示出了fiscmos图像传感器的实例。

图4示出了根据一些额外实施例的cmos图像传感器400的顶视图，该cmos图像传感器400包括具有缩进的结界面的光电二极管结构。cmos图像传感器400的一些部件与所描述的与本发明的其它附图相关的内容相同或类似，因此为了简单起见此处不再重复。这些部件可以使用与本文的其余附图相同或不同的标号。在图4中示出了设置在衬底212内且位于感测像素114、116、122或124旁边的第一浮置扩散区域228a和第二浮置扩散区域228b。在一些实施例中，第一浮置扩散区域228a设置在第一感测像素114和第三感测像素122之间并且由第一感测像素114和第三感测像素122共享；并且第二浮置扩散区域228b设置在第二感测像素116和第四感测像素124之间并且由第二感测像素116和第四感测像素124共享。与图1b相比，第一感测像素114和第三感测像素122沿着分离线b-b’的对称部件以及第二感测像素116和第四感测像素124沿着分离线b-b’的对称部件也适用于图4。然而，第一感测像素114和第二感测像素116以及第三感测像素122和第四感测像素124沿着分离线c-c’的对称部件不适用于图4。

图5a示出了根据一些额外实施例的cmos图像传感器500a的顶视图，该cmos图像传感器500a包括具有缩进的结界面的光电二极管结构。光电探测列220a至220d的凹进部分110a、110b可以包括连接的平坦表面502、504。顶视图可以是诸如图5a所示的多个三角形。光电探测列220a至220d可以是其它形状，诸如圆形、三角形、椭圆形或具有凹槽的手指形状。图5b示出了根据一些额外实施例的具有手指形状的光电探测列220a至220d的实例。光电探测列220a至220d的凹进部分110a、110b可以布置在光电探测列220a至220d的其它位置。图5c示出了根据一些额外实施例的光电探测列220a至220d的实例，每个光电探测列220a至220d均具有布置在连接对应的传输栅极222a至222d和浮置扩散区域228的延长线a-a’处的凹进部分110a、110b。

图6至图12示出了示出形成cmos图像传感器的方法的截面图(例如，沿着图1b的线a-a’)的一些实施例，该cmos图像传感器包括具有缩进的结界面的光电二极管结构。

如图6的截面图600所示，第一传输栅极222a和第四传输栅极222d形成在衬底212上方并且通过栅极电介质226与衬底212分隔开。可以通过在衬底212上方沉积栅极介电膜和栅电极膜以及随后的平坦化工艺来形成传输栅极222a、222d和栅极电介质226。可以在传输栅极222a、222d和栅极电介质226的外侧壁上形成侧壁间隔件224。在一些实施例中，可以通过在衬底212上沉积共形氮化物层并且选择性地蚀刻共形氮化物层以去除横向部分并且留下沿着传输栅极222a、222d以及栅极电介质226的侧壁的垂直部分来形成侧壁间隔件224。

可以在形成传输栅极222a、222d之前或之后形成一个或多个隔离结构，诸如硅的局部氧化(locos)和/或浅沟槽隔离(sti)，以分隔开(或隔离)形成在衬底212上或衬底212内的各个区域和/或器件。例如，通过选择性蚀刻衬底212以形成浅沟槽并且随后在浅沟槽内形成电介质(例如，氧化物)，可以在衬底212的前侧内形成隔离部件302。隔离部件302隔离邻近的感测像素114、124。

在第一传输栅极222a和第四传输栅极222d之间形成浮置扩散区域228。浮置扩散区域228可以通过注入工艺形成。在一些实施例中，可以根据包括光刻胶的图案化掩模层(未示出)或根据形成在衬底212上的其它部件(诸如隔离部件302和/或传输栅极222a、222d)来选择性地注入衬底212。在各个实施例中，衬底212可以包括诸如半导体晶圆或位于晶圆上的一个或多个管芯的任何类型的半导体主体(例如，硅/cmos体、sige、soi等)，以及形成在其上和/或与其相关的任何其它类型的半导体和/或外延层。可以制备包括光电二极管的第一区域的衬底212，该第一区域将形成有第一掺杂类型(例如，诸如硼的p型)。可以实施毯式注入或梯度外延生长工艺以形成光电二极管的第一区域，该第一区域将形成有第一掺杂类型。然后将掺杂物质注入至衬底212内以形成浮置扩散区域228。在一些实施例中，掺杂物质可以包括注入至衬底212内的第二掺杂类型(例如，诸如磷的n型掺杂剂)。在其它实施例中，掺杂物质可以包括第一掺杂类型。

如图7的截面图700所示，将掺杂物质注入至衬底212内以形成包括光电探测列220a、220d的掺杂区域。光电探测列220形成为相对于面/线向内凹进，诸如图1a至图5c所示。在一些实施例中，可以通过根据图案化掩模层702选择性注入衬底212来形成光电探测列220a、220d。图案化的掩模层702和形成的光电探测列220a、220d的顶视图以及传输栅极222a、222d和浮置扩散区域228在图8中示出。图案化的掩模层702可以形成为具有对应于光电探测列220a、220d的开口。随后，去除图案化掩模层702。

在一些实施例中，可以以毯式注入(即，无掩模注入)来注入掺杂物质以形成延伸至衬底212内的深掺杂阱，以及随后的选择性注入(即，掩模注入)以形成具有延伸至衬底212的一定深度的多个列的光电探测列220a、220d，该深度比深掺杂阱浅。深掺杂阱可以具有小于多个列的掺杂浓度。在一些实施例中，具有第二掺杂类型的深掺杂层(图2a和图2b中的206)形成在衬底212内一定深度处。具有第二掺杂类型的掺杂感测层(图2a和图2b中的204)形成在深掺杂层正上方。具有第一掺杂类型的钉扎钉扎层(图2a和图2b中的202)形成在掺杂感测层正上方。深掺杂层、掺杂感测层和钉扎层可以具有垂直对准的侧壁表面并且相对于面/线向内凹进。

如图9的截面图900所示，在传输栅极222a、222d上方形成互连结构214。互连结构214形成为具有布置在一个或多个介电层218内的多条金属线216(例如，铜线和/或通孔)。

如图10的截面图1000所示，将工件翻转并且通过减薄工艺从衬底212的背侧向下减薄。可以通过化学机械抛光工艺和/或其它蚀刻工艺来减薄衬底212。在一些实施例中，在减薄工艺之后，从衬底212的背侧暴露光电探测列220a、220d。

如图11的截面图1100所示，在对应的光电探测列220a、220d上面形成滤色器(例如，102、104、106)。在一些实施例中，在衬底212上方形成缓冲层和/或抗反射层210。金属栅格结构208b设置在抗反射层210上方且在滤色器之间。在金属栅格结构208b上方形成介电光导结构208a。在一些实施例中，可以首先使用沉积工艺(例如，化学汽相沉积(cvd)、物理汽相沉积(pvd))、溅射或涂覆工艺中的一种或多种形成抗反射层210、金属栅格结构208b和介电光导结构208a。然后，实施一系列蚀刻工艺以图案化介电光导结构208a和金属栅格结构208b，以形成用于滤色器的开口。

然后，在开口内形成滤色器104、106。滤色器104、106被指定了诸如红、绿和蓝的颜色，并且配置为传送指定的颜色而阻挡其它颜色。用于形成滤色器104、106的工艺(对于每个指定的颜色)可以包括形成滤色器层并且图案化滤色器层。可以形成滤色器层，以填充指定的开口并且覆盖介电光导结构208a。然后，可以平坦化和/或回蚀刻滤色器层以与介电光导结构208a的上表面大致齐平。虽然未在附图中示出，但是在一些实施例中，可以在滤色器上方形成第二缓冲层或胶层，并且可以在第二缓冲层上方形成微透镜。可以通过例如汽相沉积、原子层沉积(ald)、旋涂等的一种或多种形成第二缓冲层。微透镜可以例如由与第二缓冲层相同的材料形成和/或使用例如汽相沉积、ald、旋涂等的一种或多种形成。在形成微透镜层之后，图案化微透镜层以限定对应的微透镜的覆盖区。例如，掩蔽微透镜层的选择区域的光刻胶层可以形成在微透镜层上方，在微透镜层的蚀刻期间用作掩模，并且随后被去除。随着微透镜层被图案化，可以对图案化的微透镜层实施一个或多个回流和/或加热工艺以圆化图案化的微透镜层的拐角。

图12示出了形成cmos图像传感器的方法1200的一些实施例的流程图，该cmos图像传感器包括具有缩进的结界面的光电二极管结构。

虽然公开的方法1200在此处示出和描述为一系列步骤或事件，但是应该理解，这些步骤或事件的示出的顺序不被解释为限制意义。例如，一些步骤可以以不同的顺序发生和/或与除了此处示出的和/或描述的一些的其它步骤或事件同时发生。此外，可能不是所有示出的步骤对于实施此处描述的一个或多个方面或实施例都是需要的。此外，此处描述的一个或多个步骤可以在一个或多个单独的步骤和/或阶段中实施。

在步骤1202中，在衬底的前侧内形成浮置扩散区域和传输栅极。图6示出了对应于与步骤1202对应的一些实施例的截面图。

在步骤1204中，在衬底的前侧内形成光电探测列。在一些实施例中，可以通过将掺杂物质注入至衬底的前侧内来形成光电探测列的至少一些部分。可以以毯式注入以及随后的选择性注入来注入光电探测列以形成延伸至衬底内的多个列。图7示出了对应于与步骤1204对应的一些实施例的截面图。

在步骤1206中，在衬底的前侧上的传输栅极上方形成beol金属堆叠件。图9示出了对应于与步骤1206对应的一些实施例的截面图。

在步骤1208中，翻转衬底以用于进一步处理。减薄衬底的背侧并且可以暴露光电探测列。图10示出了对应于与步骤1208对应的一些实施例的截面图。

在步骤1210中，在半导体衬底的背侧上方形成滤色器。图11示出了对应于与步骤1210对应的一些实施例的截面图。

因此，本发明涉及cmos图像传感器以及相关的形成方法，该cmos图像传感器包括具有缩进的结界面的光电二极管结构。在一些实施例中，cmos图像传感器包括具有第一掺杂类型的衬底和设置在衬底的前侧上并且通过栅极电介质与衬底分隔开的传输栅极。cmos图像传感器还包括：具有第二掺杂类型的浮置扩散区域，设置在衬底内且位于传输栅极的一侧处；以及光电探测列，设置在衬底内且位于传输栅极的与浮置扩散区域相对的另一侧处。光电探测列包括具有第二掺杂类型的掺杂感测层。光电探测列和衬底在结界面处彼此接触并且被配置为光电二极管结构，以将进入衬底的辐射转换成电信号。结界面包括一个或多个凹进部分。

在一些实施例中，所述结界面包括第一凹进部分和第二凹进部分，所述第一凹进部分和所述第二凹进部分沿着所述传输栅极和所述浮置扩散区域的中心延长线对称分布。

在一些实施例中，所述第一凹进部分和所述第二凹进部分彼此间隔开。

在一些实施例中，所述光电探测列的顶面具有凹多边形形状。

在一些实施例中，所述光电探测列还包括：钉扎层，具有所述第一掺杂类型，并且设置在所述掺杂感测层上；以及深掺杂层，具有所述第二掺杂类型，并且设置在所述掺杂感测层正下方；其中，所述深掺杂层的掺杂浓度小于所述掺杂感测层的掺杂浓度。

在一些实施例中，所述深掺杂层的厚度比所述掺杂感测层的厚度的厚两倍。

在一些实施例中，所述深掺杂层具有与所述掺杂感测层的侧壁表面垂直对准的侧壁表面。

在一些实施例中，该cmos图像传感器还包括：浅沟槽隔离(sti)结构，设置在邻近像素区域之间且从所述衬底的前侧延伸至所述衬底内一定位置处并且围绕所述光电探测列。

在一些实施例中，该cmos图像传感器还包括：后段制程(beol)金属堆叠件，布置在所述衬底的所述前侧上，并且包括布置在一个或多个层间介电层内的多个金属互连层。

在一些实施例中，该cmos图像传感器还包括：滤色器，设置在所述衬底的与所述前侧相对的背侧上，所述滤色器布置在栅格结构内并且位于所述光电探测列上面。

在一些可选实施例中，本发明涉及cmos图像传感器。cmos图像传感器包括具有第一掺杂类型的衬底和包括多个像素的像素阵列。每个像素均包括设置在衬底上方的传输栅极和具有第二掺杂类型的光电探测列，光电探测列设置在衬底内的传输栅极的与具有第二掺杂类型的浮置扩散区域相对的一侧处。光电探测列和衬底在结界面处彼此接触并且被配置为光电二极管结构，以将进入衬底的辐射转换成电信号。结界面包括凹进部分，该凹进部分沿着传输栅极和浮置扩散区域的中心延长线对称分布。

在一些实施例中，所述像素阵列包括以行和列布置为2×2阵列的四个像素，包括布置在第一行中的第一感测像素和第二感测像素以及布置在第二行中的第三感测像素和第四感测像素；其中，所述第一感测像素的第一光电探测列和第一传输栅极以及所述第三感测像素的第三光电探测列和第三传输栅极沿着分离所述第一感测像素和所述第三感测像素的分离线对称；以及其中，所述第二感测像素的第二光电探测列和第二传输栅极以及所述第四感测像素的第四光电探测列和第四传输栅极沿着分离所述第二感测像素和所述第四感测像素的分离线对称。

在一些实施例中，所述第一感测像素、所述第二感测像素、所述第三感测像素和所述第四感测像素共享相同的浮置扩散区域。

在一些实施例中，所述第一感测像素的第一光电探测列和第一传输栅极以及所述第二感测像素的第二光电探测列和第二传输栅极沿着分离所述第一感测像素和所述第二感测像素的分离线对称；其中，所述第三感测像素的第三光电探测列和第三传输栅极以及所述第四感测像素的第四光电探测列和第四传输栅极沿着分离所述第三感测像素和所述第四感测像素的分离线对称。

在一些实施例中，所述第一感测像素和所述第三感测像素共享第一浮置扩散区域，并且所述第二感测像素和所述第四感测像素共享第二浮置扩散区域。

在一些实施例中，所述传输栅极具有三角形形状。

在一些实施例中，所述光电探测列的顶面具有凹多边形形状。

在一些实施例中，该cmos图像传感器还包括：后段制程(beol)金属堆叠件，布置在所述衬底的所述前侧上，并且包括布置在一个或多个层间介电层内的多个金属互连层；以及滤色器，设置在所述衬底的与所述前侧相对的背侧上，所述滤色器布置在栅格结构内并且位于所述光电探测列上面。

在其它实施例中，本发明涉及形成图像传感器的方法。该方法包括制备具有第一掺杂类型的衬底并且在衬底上方形成传输栅极。该方法还包括在衬底内形成浮置扩散区域并且在衬底上方形成掩模层，掩模层具有包括凹进部分的圆周，凹进部分沿着传输栅极和浮置扩散区域的中心延长线对称分布。该方法还包括利用位于适当位置的掩模层实施多个注入工艺以在衬底内的传输栅极的与浮置扩散区域相对的一侧处形成光电探测列。光电探测列和衬底在结界面处彼此接触并且被配置为光电二极管结构，以将进入衬底的辐射转换成电信号。

在一些实施例中，该方法还包括：在所述衬底的前侧上形成后段制程(beol)金属堆叠件，其中，所述后段制程金属堆叠件包括布置在一个或多个层间介电层内的多个金属互连层。

上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。