图像传感器和图像传感器制造方法与流程

本发明实施例涉及图像传感器和图像传感器制造方法。

背景技术：

数码相机和光学成像装置采用图像传感器。图像传感器将光学图像转换为可表示为数字图像的数字数据。图像传感器通常包含像素传感器阵列，所述所述像素传感器是用于将光学图像转换成电信号的单元装置。像素传感器通常显现为电荷耦合装置(ccd)或互补式金属氧化物半导体(cmos)装置。

雪崩光电二极管(apd)是与传统cmos装置兼容的固态装置。当反向偏压p-n接面接收额外载子(例如通过入射辐射产生的载子)时，可触发雪崩程序。例如，为检测具有低强度的辐射，p-n接面经加偏压而高于其雪崩电压，借此容许单光生载子触发可检测的雪崩电流。在此模式中操作的图像传感器被称为单光子雪崩二极管(spad)图像传感器，或盖格(geiger)模式雪崩光电二极管或g-apd。

技术实现要素：

本发明的一实施例涉及一种图像传感器，其包括：衬底，其具有前表面和后表面，其中所述衬底包含：共同节点，其重度掺杂有第一导电类型的掺杂物，所述共同节点在所述衬底内且毗连所述衬底的所述前表面；和传感节点，其重度掺杂有与所述第一导电类型相反的第二导电类型的掺杂物，所述传感节点在所述衬底内且毗连所述衬底的所述前表面；互连结构，其中所述衬底的所述前表面面向所述互连结构；分布式布拉格反射器(dbr)，其介于所述衬底的所述前表面与所述互连结构之间；第一接触插塞，其穿过所述dbr且使所述共同节点耦合到所述互连结构；和第二接触插塞，其穿过所述dbr且使所述传感节点耦合到所述互连结构。

本发明的一实施例涉及一种图像传感器，其包括：衬底，其具有前侧和后侧，其中所述衬底包含各具有以下各者的第一像素和第二像素：第一共同节点和第二共同节点，其重度掺杂有第一导电类型的掺杂物，所述第一共同节点和所述第二共同节点在所述衬底内且毗连所述衬底的所述前侧；和传感节点，其重度掺杂有与所述第一导电类型相反的第二导电类型的掺杂物，所述传感节点在所述衬底内且毗连所述衬底的所述前侧，且所述传感节点介于所述第一共同节点与所述第二共同节点之间；互连结构，其中所述衬底的所述前侧面向所述互连结构；分布式布拉格反射器(dbr)，其介于所述衬底的所述前侧与所述互连结构之间，所述dbr的至少一部分在所述第一像素与所述第二像素之间延伸到所述衬底中；第一接触插塞，其穿过所述dbr且使所述第一共同节点和所述第二共同节点耦合到所述互连结构；和第二接触插塞，其穿过所述dbr且使所述传感节点耦合到所述互连结构。

本发明的一实施例涉及一种图像传感器，其包括：衬底，其具有前表面和后表面；光电二极管(pd)，其在所述衬底内且毗连所述衬底的所述前表面；浮动扩散区(fd)，其在所述衬底内且毗连所述衬底的所述前表面；栅极，其在所述衬底的所述前表面处介于所述pd与所述fd之间；互连结构，其中所述衬底的所述前表面面向所述互连结构；分布式布拉格反射器(dbr)，其介于所述衬底的所述前表面与所述互连结构之间；第一接触插塞，其穿过所述dbr且使所述栅极耦合到所述互连结构；和第二接触插塞，其穿过所述dbr且使所述fd耦合到所述互连结构。

附图说明

当结合附图阅读时从以下详细描述最佳理解本揭露实施例的方面。应注意，根据业界中的标准实践，各种构件未按比例绘制。事实上，为了清楚论述起见，可任意增大或减小各种构件的尺寸。

图1是绘示根据本揭露的第一实施例的包含接合在一起的cmos(互补式金属氧化物半导体)芯片和成像芯片的spad图像传感器的横截面图的图式；

图2是绘示根据本揭露的第二实施例的包含接合在一起的cmos芯片和成像芯片的spad图像传感器的横截面图的图式；

图3是绘示根据本揭露的第三实施例的包含接合在一起的cmos芯片和成像芯片的spad图像传感器的横截面图的图式；

图4是绘示根据本揭露的第四实施例的包含接合在一起的cmos芯片和成像芯片的spad图像传感器的横截面图的图式；

图5是绘示根据本揭露的第五实施例的包含接合在一起的cmos芯片和成像芯片的图像传感器的横截面图的图式；

图6是绘示根据本揭露的第六实施例的包含接合在一起的cmos芯片和成像芯片的图像传感器的横截面图的图式；

图7到12是绘示根据本揭露的一些实施例的在制造的各个阶段的spad图像传感器的片段横截面图的图式；和

图13到20是绘示根据本揭露的一些实施例的在制造的各个阶段的spad图像传感器的片段横截面图的图式。

具体实施方式

以下揭露内容提供用于实施本揭露实施例的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例以简化本揭露实施例。当然，这些仅为实例且不旨在限制。举例来说，在下列描述中的第一构件形成于第二构件上方或上可包含其中所述第一构件和所述第二构件经形成直接接触的实施例，且还可包含其中额外构件可形成在所述第一构件与所述第二构件之间，使得所述第一构件和所述第二构件可不直接接触的实施例。另外，本揭露实施例可在各种实例中重复元件符号和/或字母。此重复出于简化和清楚的目的，且本身不指示所论述的各项实施例和/或配置之间的关系。

此外，为便于描述，可在本文中使用例如“在…下面”、“在…下方”、“下”、“在…上方”、“上”等等的空间相对术语来描述一个元件或构件与另一(些)元件或构件的关系，如图中绘示。空间相对术语旨在涵盖除在图中描绘的定向以外的使用或操作中的装置的不同定向。设备可以其它方式经定向(旋转90度或按其它定向)且本文中使用的空间相对描述符同样可相应地解释。

尽管阐述本揭露实施例的广范围的数值范围和参数是近似值，但尽可能精确地报告在具体实例中阐述的数值。然而，任何数值固有地含有必然源自在各自测试测量中发现的标准偏差的某些误差。而且，如本文中使用，术语“约”通常意谓在给定值或范围的10％、5％、1％或0.5％内。替代地，术语“约”意谓在由一般技术者考虑时在平均值的可接受标准误差内。除了在操作/工作实例中之外，或除非另外明确指定，否则全部数值范围、量、值和百分比(例如针对材料数量、持续时间、温度、操作条件、量的比率和本文中揭露的其类似者的数值范围、量、值和百分比)应理解为在全部示例中由术语“约”修饰。因此，除非相反地指示，否则本揭露实施例和随附权利要求书中阐述的数值参数是可视需要变动的近似值。至少，各数值参数应至少依据所报告有效数字的数目且通过应用普通舍入技术而理解。可在本文中将范围表达为从一个端点到另一端点或在两个端点之间。除非另外指定，否则本文中揭露的全部范围都包含端点。

spad(单光子雪崩二极管)图像传感器可检测具有非常低强度的入射辐射(例如，单光子)。spad图像传感器包含布置成一阵列的多个spad胞元。spad胞元分别包含p-n接面、灭弧电路和读取电路。p-n接面在远高于其雪崩电压的反向偏压下操作。在操作期间，光生载子移动到p-n接面的空乏区(即，倍增区)且触发雪崩效应使得可检测信号电流。使用灭弧电路来切断雪崩效应且复位spad胞元。读取电路接收且传输信号电流。

现有spad图像传感器经配置以包含反射器。在不具有所述反射器的情况下，光可朝向衬底传播且通过所述衬底吸收(如果spad图像传感器形成于光吸收衬底(例如硅)上)。在所述情况下，相当一部分光将损耗而非被充分使用。类似地，当通过发光二极管(led)产生光时，所述光通常将在所有方向上向外传播。然而，在大多数情况中，期望沿着非常特定方向引导光，在不具有任何类型的反射器的情况下，此将仅接收通过所述led发射的总光的一小部分。而且，如果所述led形成于光吸收衬底(例如硅)上，那么朝向所述衬底传播的光可通过所述衬底吸收且大部分损耗而非仅沿着非所要方向行进。

现有金属反射器可靠近硅衬底放置于第金属下方，因此增加金属污染的风险。本揭露实施例提供分布式布拉格反射器(dbr)，其使用具有不同折射率的交替绝缘层来反射光。非导电dbr可在无所述非导电dbr与接触插塞之间的电短路的风险的情况下更靠近衬底而放置。因此spad图像传感器的谐振效率和灵敏度将增加。

图1是绘示根据本揭露的第一实施例的包含接合在一起的cmos(互补式金属氧化物半导体)芯片103和成像芯片101的spad图像传感器100的横截面图的图式。spad图像传感器100包含如图1中为了阐释性目的展示的像素101a到101b的一阵列。针对许多示例，spad图像传感器100可包含两个以上像素。cmos芯片103具有多个有源装置105。在一些实施例中，cmos芯片103包含放置于衬底206上方的互连结构212。在一些实施例中，互连结构212包含放置于层间介电(ild)层203内的多个金属层201。有源装置105至少放置于衬底206中。成像芯片101包含放置于cmos芯片103的互连结构212与成像芯片101的衬底109之间的互连结构124。互连结构124包含放置于一ild层128内的多个金属层111。

像素101a和101b中的每一个包含放置于衬底109内的spad胞元。衬底109包含面向互连结构124的前表面100a和背朝互连结构124的后表面100b。介电层129介于衬底109与互连结构124之间。dbr104介于介电层129与衬底109之间。所述dbr104由交替绝缘层构成。例如，所述dbr可至少包含一对层，包含选自二氧化硅(sio2)、未掺杂多晶硅(poly)和氮化硅(si3n4)中的两者的第一层和第二层。然而，此并非对本揭露实施例的限制。dbr104可经配置以根据不同程序和设计考虑而包含基于所需折射率的其它材料。特定来说，dbr104优选地由二氧化硅(sio2)/未掺杂多晶硅(poly)对形成。在一些实施例中，dbr104可由氮化硅(sin或si3n4)/未掺杂多晶硅(poly)对形成。在一些实施例中，dbr104可由二氧化硅(sio2)/氮化硅(sin或si3n4)对形成。对数可在少至一对到多至十对的范围中。尽管反射光的有效性随着层对增加而变得更优选，但所获得的边际效应还随着层对增加而呈指数衰减。因而，根据一些实施例，对数可经配置为约两对层到三对层。

如图1中所绘示，展示构成dbr104的两对层，包含第一sio2层104a、第一未掺杂多晶硅层104b、第二sio2层104c、第二未掺杂多晶硅层104d。dbr104不连续地形成于衬底109的前表面100a与互连结构124之间。在图1中，dbr104并不与接触插塞120和122的侧壁物理接触。在一些实施例中，dbr104与接触插塞122的侧壁之间的距离d1可大于约0.05μm以进一步增加dbr104与接触插塞122之间的边限以便降低传感节点110的电短路和泄漏的风险。dbr104与接触插塞120的侧壁之间的距离d2可大于约0.05μm以便降低共同节点116的电短路和泄漏的风险。

在一些实施例中，接触插塞120和122是通过图案化介电层129而制造的自对准接点(sac)。在介电层129与衬底109的前表面100a之间，可视需要形成接点蚀刻停止层(cesl)130。cesl130包含氮化硅基化合物(例如sin、sion、sicn或siocn)的一或多个层。如图1中所展示，cesl130是介于dbr104与衬底109的前表面100a之间。特定来说，cesl130的面向衬底109的第一侧与衬底109的前表面100a物理接触；且cesl130的背朝衬底109的前表面100a的第二侧与dbr104的第一sio2层104a物理接触。

衬底109可包含掺杂有第一导电类型(例如，p型)的掺杂物的第一层114。第一导电类型的第一层114的掺杂物浓度可处于约1e16/cm³的水平。衬底109可进一步包含在像素101a和101b中的每一个中的第二层102。第二层102可掺杂有第二导电类型(例如，n型)的掺杂物，所述第二导电类型与第一层114的导电类型相反。第二层102的掺杂物浓度可处于约1e17/cm³到约1e19/cm³的水平。第二层102介于第一层114与衬底109的前表面100a之间。特定来说，第二层102紧邻衬底109的前表面100a。针对许多示例，像素101a的第二层102与像素101b的第二层102分离，且像素101a的第二层102不与像素101b的第二层102接触。在一些实施例中，第二层102可被省略，即，被第一层114取代。

像素101a和101b中的每一个进一步包含重度掺杂有第二导电类型(例如，n型)的掺杂物的传感节点110，所述第二导电类型与第二层102的导电类型相同。传感节点110的掺杂物浓度可重于第二层102的掺杂物浓度。在一些实施例中，传感节点110的掺杂物浓度对第二层102的掺杂物浓度的比率可在从约10到约1000的范围中。在一实施例中，传感节点110的掺杂物浓度可处于约1e20/cm³的水平。传感节点110形成于衬底109中且紧邻衬底109的前表面100a。特定来说，传感节点110形成于第二层102内且由第二层102包围。换句话说，传感节点110通过第二层102与第一层114分离。通过接触插塞122，传感节点110能够经由互连结构124和ild层203而耦合到cmos芯片103的有源装置105。在一些实施例中，有源装置105可包含有源灭弧电路以停止spad胞元的雪崩效应和复位偏压。有源装置105还可包含读取电路和其它控制或逻辑电路。举例来说，有源装置105可包含具有栅极结构202和源极/漏极区204的晶体管装置。传感节点110可通过接触插塞208耦合到晶体管的源极/漏极区204。

像素101a和101b中的每一个可进一步包含掺杂有第一导电类型(例如，p型)的掺杂物的第三层112，所述第一导电类型与第一层114的导电类型相同。第三层112的掺杂物浓度可重于第一层114的掺杂物浓度。在一些实施例中，第三层112的掺杂物浓度对第一层114的掺杂物浓度的比率可在从约1到约100的范围中。在一实施例中，第三层112的掺杂物浓度可处于约1e17/cm³的水平。第三层112形成于第一层114中且紧邻第二层102。特定来说，第三层112形成于第一层114内且由第一层114包围。特定来说，第三层112通过第二层102与传感节点110分离。

共同节点116经形成于每两个相邻像素之间且毗连衬底109的前表面100a。共同节点116可重度掺杂有与第一层114和第三层112的导电类型相同的第一导电类型(例如，p型)的掺杂物。共同节点116的掺杂物浓度可重于第一层114和第三层112的掺杂物浓度。在一些实施例中，共同节点116的掺杂物浓度对第三层112的掺杂物浓度的比率可在从约10到约1000的范围中。在一实施例中，共同节点116的掺杂物浓度可处于约5e18/cm³的水平。通过接触插塞120，共同节点116能够经由互连结构124和ild层203耦合到cmos103的有源装置105。在一实施例中，共同节点116和接触插塞120中的每一个由邻近spad胞元共享。

在一些实施例中，通过混合接合(包含金属间接合和电介质间接合)将成像芯片101和cmos芯片103接合在一起。金属间接合(例如，扩散接合)可在多个金属层111的顶部金属层126与多个金属层201的顶部金属层210之间。电介质间接合可在ild层128与ild层203之间使得ild层128和ild层203彼此直接接触。顶部金属层126和210充当一对接垫且可包含重布层(rdl)。在一些实施例中，电介质间接合是氧化物间接合。

在一些实施例中，成像芯片101还可具有在衬底109的周边区中像素101a到101b的阵列周围的多个有源装置。举例来说，有源灭弧电路、读取电路和上文提及的其它控制或逻辑电路的一部分或全部可放置于成像芯片101的衬底109中而非cmos芯片103中。

在一些实施例中，spad图像传感器100进一步包含放置于衬底109的后表面100b上方的高介电常数层214和/或抗反射涂布(arc)层216，其经配置以促进将入射光子115从后表面100b透射到spad胞元107。spad图像传感器100可进一步包含在arc层216上方的彩色滤波器层217。针对许多示例，彩色滤波器层217含有经定位使得传入辐射被引导于其上且穿过其的多个彩色滤波器。彩色滤波器包含用于对传入辐射的特定波长带滤波的基于染料(或基于颜料)的聚合物或树脂，所述特定波长带对应于色谱(例如，红色、绿色和蓝色)。含有多个微透镜的微透镜层218形成于彩色滤波器层217上方。微透镜218引导且聚焦传入辐射115朝向spad胞元。取决于用于微透镜218的材料的折射率和距传感器表面的距离，微透镜218可以各种布置定位且具有各种形状。针对许多示例，从俯视图，微透镜218中的每一个的中心与对应spad胞元中的每一个的中心重叠。在一些实施例中，spad图像传感器100可进一步包含用以增加谐振效率的光捕集结构。

图2是绘示根据本揭露的第二实施例的包含接合在一起的cmos芯片103和成像芯片201的spad图像传感器200的横截面图的图式。成像芯片201与成像芯片101相同，惟dbr205可与接触插塞120的侧壁物理接触(因为共同节点116的泄漏并非如传感节点110般重要)除外。因而，dbr205与接触插塞122的侧壁仍保持大于约0.05μm的距离d1以便降低传感节点110的电短路和泄漏的风险。在许多示例中，dbr205可由与图1的dbr104大体上相同或类似的材料构成。

图3是绘示根据本揭露的第三实施例的包含接合在一起的cmos芯片103和成像芯片301的spad图像传感器300的横截面图的图式。成像芯片301与成像芯片101相同，惟dbr304介于cesl330与衬底109的前表面100a之间除外。特定来说，dbr304的第一表面与衬底109的前表面100a物理接触。cesl330覆盖dbr304的与所述dbr304的第一表面相对的第二表面和所述dbr304的侧壁。cesl330在故意经保留以便使dbr304远离接触插塞120和122的区域处进一步延伸到衬底109的前表面100a。在一些实施例中，spad图像传感器300的dbr304可被dbr205取代。换句话说，可改变以容许dbr304与接触插塞120物理接触。在许多示例中，dbr304可由与图1的dbr104大体上相同或类似的材料构成。

图4是绘示根据本揭露的第四实施例的包含接合在一起的cmos芯片103和成像芯片401的spad图像传感器400的横截面图的图式。相较于成像芯片301，成像芯片401的像素101a与像素101b之间的距离进一步增加以容许dbr404的一部分405从前表面100a插入到衬底109中。dbr404的部分405可比第三层112更进一步延伸到衬底109中。在一些实施例中，dbr404的部分405可穿过衬底109。

dbr404的部分405可用作沟槽隔离以进一步减少相邻像素之间的光学损耗和串扰。特定来说，部分405包含第一sio2层404a、第一未掺杂多晶硅层404b和第二sio2层404c。第二未掺杂多晶硅层404d并未延伸到衬底109中。然而，第一未掺杂多晶硅层404b在部分405中形成u形结构。因此，dbr404的部分405的反射光的有效性并不比dbr404的其它部分差。在许多示例中，dbr404可由与图1的dbr104大体上相同或类似的材料构成。

图5是绘示根据本揭露的第五实施例的包含接合在一起的cmos芯片103和成像芯片501的图像传感器500的横截面图的图式。在一项实施例中，图像传感器500是互补式金属氧化物半导体(cmos)图像传感器(cis)。图像传感器500包含像素阵列，但是为阐释性目的在图1中仅展示像素101a。图5展示在衬底109的前表面100a处的传送晶体管的栅极506和复位晶体管的栅极507。衬底109可包含光电二极管(pd)502和浮动扩散区(fd)503和505。pd502可紧靠传送晶体管的栅极506。所述传送晶体管和所述复位晶体管共享fd503。像素501a通过沟槽隔离512与其它像素分离。通过接触插塞520和522，栅极506和fd503能够经由互连结构124和ild层203耦合到cmos芯片103的有源装置105。

dbr504介于介电层129与衬底109之间。在许多示例中，dbr504可由与图1的dbr104大体上相同或类似的材料构成。dbr504覆盖衬底109的前表面100a且包围栅极506和栅极507。在图5中，dbr504并不与接触插塞520和522的侧壁物理接触。在一些实施例中，dbr504与接触插塞522的侧壁之间的距离d1可大于约0.05μm以进一步增加dbr504与接触插塞522之间的边限以便降低fd503的电短路和泄漏的风险。dbr504与接触插塞520的侧壁之间的距离d2可大于约0.05μm以便降低pd502的电短路和泄漏的风险。

在一些实施例中，cesl(未展示)可视需要依类似于图1和2的方式形成于dbr504与衬底的前表面100a之间。在一些实施例中，dbr504可依类似于图3和4的方式形成于cesl与衬底的前表面100a之间。cesl可由与cesl130和cesl330大体上相同或类似的材料构成。

图6是绘示根据本揭露的第六实施例的包含接合在一起的cmos芯片103和成像芯片601的图像传感器600的横截面图的图式。成像芯片601与成像芯片501相同，惟dbr604可与接触插塞520的侧壁物理接触(因为栅极506的泄漏并非如fd503般重要)除外。因而，dbr604与接触插塞522的侧壁仍保持大于约0.05μm的距离d1以便降低fd503的电短路和泄漏的风险。在许多示例中，dbr604可由与图1的dbr104大体上相同或类似的材料构成。

图7到12是绘示根据本揭露的一些实施例的在制造的各个阶段的spad图像传感器300的片段横截面图的图式。应理解，为了更佳理解本揭露实施例的发明概念，图7到12已经简化且可不按比例绘制。参考图7，提供衬底109。衬底109包含第一层114。第一层114可掺杂有第一导电类型的掺杂物，且具有处于约1e16/cm³的水平的掺杂物浓度。第一层114从衬底109的前表面100a延伸到后表面100b。可在衬底109的前表面100a上使用与第一层114的导电类型相反的第二导电类型的掺杂物(例如，n型掺杂物)执行离子植入以形成第二层102。第二层102的掺杂物浓度可处于约1e17/cm³到约1e19/cm³的水平。特定来说，第二层102从衬底109的前表面100a朝向衬底109的后表面100b延伸。

继第二层102之后，还可通过离子植入形成第三层112、传感节点110和共同节点116。第三层112可掺杂有与第一层114的导电类型相同的第一导电类型(例如，p型)的掺杂物。第三层112的掺杂物浓度可重于第一层114的掺杂物浓度。在一些实施例中，第三层112的掺杂物浓度对第一层114的掺杂物浓度的比率可在从约1到约100的范围中。在一实施例中，第三层112的掺杂物浓度可处于约1e17/cm³的水平。第三层112形成于第一层114中且紧邻第二层102。特定来说，第三层112形成于第一层114内且由第一层114包围。传感节点110可重度掺杂有与第二层102的导电类型相同的第二导电类型(例如，n型)的掺杂物。传感节点110的掺杂物浓度可重于第二层102的掺杂物浓度。在一些实施例中，传感节点110的掺杂物浓度对第二层102的掺杂物浓度的比率可在从约10到约1000的范围中。在一实施例中，传感节点110的掺杂物浓度可处于约1e20/cm³的水平。传感节点110形成于衬底109中且紧邻衬底109的前表面100a。特定来说，传感节点110形成于第二层102内且由第二层102包围。

共同节点116经形成于每两个相邻像素之间且毗连衬底109的前表面100a。共同节点116可重度掺杂有与第一层114和第三层112的导电类型相同的第一导电类型(例如，p型)的掺杂物。共同节点116的掺杂物浓度可重于第一层114和第三层112的掺杂物浓度。在一些实施例中，共同节点116的掺杂物浓度对第三层112的掺杂物浓度的比率可在从约10到约1000的范围中。在一实施例中，共同节点116的掺杂物浓度可处于约5e18/cm³的水平。

参考图8，在衬底109的前表面100a上方沉积dbr304。特定来说，为阐释性目的，通过物理气相沉积技术(例如，pvd、cvd等)以交替方式沉积第一sio2层304a、第一未掺杂多晶硅层304b、第二sio2层304c、第二未掺杂多晶硅层304d以形成两个绝缘对。接着蚀刻dbr304以形成开口以便暴露共同节点116和传感节点110的至少一部分。通过dbr304的开口可具有如图9中所展示的梯形轮廓。然而，此并非对本揭露实施例的限制。在许多示例中，通过dbr304的开口可具有长矩形轮廓。

参考图10，在dbr304和衬底109的所得结构上方毯覆式形成cesl330。cesl330可沿着dbr304的表面和侧壁保形形成且覆盖经暴露的共同节点116和传感节点110。cesl330可包含氮化硅基化合物(例如sin、sion、sicn或siocn)的一或多个层。cesl330可由cvd或ald制成。接着，介电层129可形成于衬底109的前表面100a上方且填充dbr304的开口，如图11中所展示。随后蚀刻介电层129以形成通孔和/或金属沟槽。接着使用导电材料填充所述所述通孔和/或金属沟槽以形成分别耦合传感节点110和共同节点116的接触插塞122和120。在一些实施例中，接触插塞122和120可由(例如)钨、铜或铝铜构成。在衬底109上方形成互连结构124，从而形成成像芯片301。在一些实施例中，可通过在介电层129上方形成ild层128(其包含一或多个ild材料层)而形成互连结构124。随后蚀刻ild层128以形成通孔和/或金属沟槽。接着使用导电材料填充通孔和/或金属沟槽以形成多个金属层111。在一些实施例中，可通过物理气相沉积技术(例如，pvd、cvd等)沉积ild层128。可使用沉积程序和/或镀覆程序(例如，电镀、无电式电镀等)形成多个金属层111。在各项实施例中，多个金属层111可由(例如)钨、铜或铝铜构成。在一些实施例中，多个金属层111的顶部金属层126具有与ild层128的上表面对准的上表面。

参考图12，将成像芯片301接合到cmos芯片103。cmos芯片103包含衬底206。在衬底206内形成有源装置105。在各项实施例中，衬底206可包含任何类型的半导体本体(例如，硅/cmos块体、sige、soi等)，例如半导体晶片或晶片上的一或多个晶粒，以和任何其它类型的半导体和/或形成于其上和/或以其它方式与其相关的外延层。在一些实施例中，有源装置105可包含通过以下者形成的晶体管：在衬底206上方沉积栅极结构202且通过植入或外延生长而形成源极/漏极区204。在衬底206上方形成互连结构212以形成cmos芯片103。在一些实施例中，可通过在衬底206上方形成ild层203(其包含一或多个ild材料层)而形成互连结构212。随后蚀刻ild层203以形成通孔和/或金属沟槽。接着使用导电材料填充通孔和/或金属沟槽以形成多个金属层201。在一些实施例中，可通过物理气相沉积技术(例如，pvd、cvd等)沉积ild层203。可使用沉积程序和/或镀覆程序(例如，电镀、无电式电镀等)形成金属层201。在各项实施例中，多个金属层201可由(例如)钨、铜或铝铜构成。在一些实施例中，多个金属层201的顶部金属层210具有与ild层203的上表面对准的上表面。

在一些实施例中，接合程序可形成混合接合，所述混合接合包含金属间接合和电介质间接合。顶部金属层210和顶部金属层126可直接接合在一起。ild层128和ild层203可彼此毗连以定义混合接合的电介质间接合。在一些实施例中，电介质间接合是氧化物间接合。在一些其它实施例中，接合程序可使用布置于ild层128与ild层203之间的中间接合氧化物层(未展示)。

再次参考图3，可执行蚀刻(并入蚀刻剂，例如酸性溶液)以从后表面100b去除衬底109的一部分。在其它实施例中，可通过机械研磨衬底109的后表面100b而薄化衬底109。在一些实施例中，可形成光捕集结构。接着在衬底109的后表面100b上方形成高介电常数层214。可在高介电常数层214上方形成arc层216。在一些实施例中，可使用物理气相沉积技术沉积高介电常数层214和arc层216。

可在衬底109的后表面100b上方形成彩色滤波器217。在一些实施例中，可通过形成彩色滤波器层且图案化所述彩色滤波器层而形成彩色滤波器217。彩色滤波器层是由容许透射具有特定波长范围的辐射(例如，光)同时阻挡具有在指定范围之外的波长的光的材料形成。此外，在一些实施例中，彩色滤波器层在形成之后经平坦化。还可在彩色滤波器217上方形成微透镜218。在一些实施例中，可通过在多个彩色滤波器上方沉积微透镜材料(例如，通过一旋涂方法或沉积程序)而形成微透镜218。在微透镜材料上方图案化具有弯曲上表面的微透镜模板(未展示)。在一些实施例中，微透镜模板可包含光阻剂材料，其使用分散曝光剂量进行曝光(例如，针对一负光阻剂，在曲面的底部处曝光较多光且在曲面的顶部处曝光较少光)、显影且烘烤以形成圆形形状。接着通过根据微透镜模板选择性地蚀刻微透镜材料而形成微透镜218。

图13到20是绘示根据本揭露的一些实施例的在制造的各个阶段的spad图像传感器400的片段横截面图的图式。应理解，为更优选理解本揭露实施例的发明概念，图13到20已经简化且可不按比例绘制。参考图13，提供衬底109且接着可在衬底109的前表面100a上执行离子植入以依大体上与图7相同或类似的方式形成第二层102、第三层112、传感节点110和共同节点116。图13与图7之间的差异在于，图13的两个传感节点110经进一步分离。此外，图13的共同节点116的数目比图7多，因为图13的共同节点116不再由相邻像素共享。

参考图14，在衬底109中像素之间形成从前表面100a朝向后表面100b但未穿过衬底109的沟槽1402。在许多示例中，沟槽1402可具有如图14中所展示的梯形轮廓。然而，这并非对本揭露实施例的限制。在许多示例中，沟槽1402可具有长矩形轮廓。参考图15，通过物理气相沉积技术(例如，pvd、cvd等)沉积第一sio2层404a和第一未掺杂多晶硅层404b。第一sio2层404a和第一未掺杂多晶硅层404b可沿着衬底109的前表面100a保形形成且沿着沟槽1402的侧壁和底部延伸到沟槽1402中。如图1中所展示，在沉积第一未掺杂多晶硅层404b之后，沟槽1402仍未完全填满。然而，此并非对本揭露实施例的限制。在一些实施例中，可在沉积第一sio2层404a和第一未掺杂多晶硅层404b之后填满沟槽1402。

接着，在第一未掺杂多晶硅层404b上方沉积第二sio2层404c。通过第二sio2层404c填满沟槽1402，且接着在第二sio2层404c上方沉积第二未掺杂多晶硅层404d。可在沉积第二未掺杂多晶硅层404d之前对第二sio2层404c执行平坦化程序(例如，化学机械抛光(cmp))。在一些实施例中，在第二sio2层404c的顶表面未通过平坦化程序完全平坦化时，第二未掺杂多晶硅层404d可包含从第二未掺杂多晶硅层404d的底部延伸到第二sio2层404c中的三角形区域。

第一sio2层404a、第一未掺杂多晶硅层404b、第二sio2层404c和第二未掺杂多晶硅层404d形成dbr404。接着蚀刻dbr404以形成开口以便暴露共同节点116和传感节点110的至少一部分。通过dbr404的开口可具有如图17中所展示的梯形轮廓。然而，此并非对本揭露实施例的限制。在许多示例中，通过dbr404的开口可具有长矩形轮廓。参考图18，以与图10的方式大体上相同或类似的方式在dbr404和衬底109的所得结构上方毯覆式形成cesl330。可通过与图11和12的方式大体上相同或类似的方式达成剩余操作。因此此处为简洁而省略细节。

本揭露的一些实施例提供一种图像传感器。所述图像传感器包含：共同节点，其重度掺杂有第一导电类型的掺杂物，所述共同节点是在衬底内且毗连所述衬底的前表面；和传感节点，其重度掺杂有与所述第一导电类型相反的第二导电类型的掺杂物，所述传感节点在所述衬底内且毗连所述衬底的所述前表面；互连结构，其中所述衬底的所述前表面面向所述互连结构；分布式布拉格反射器(dbr)，其介于所述衬底的所述前表面与所述互连结构之间；第一接触插塞，其穿过所述dbr且使所述共同节点耦合到所述互连结构；和第二接触插塞，其穿过所述dbr且使所述传感节点耦合到所述互连结构。

本揭露的一些实施例提供一种图像传感器。所述图像传感器包含：衬底，其具有前侧和后侧，其中所述衬底包含各具有以下各者的第一像素和第二像素：第一共同节点和第二共同节点，其重度掺杂有第一导电类型的掺杂物，所述第一共同节点和所述第二共同节点在所述衬底内且毗连所述衬底的所述前侧；和传感节点，其重度掺杂有与所述第一导电类型相反的第二导电类型的掺杂物，所述传感节点在所述衬底内且毗连所述衬底的所述前侧，且所述传感节点介于所述第一共同节点与所述第二共同节点之间；互连结构，其中所述衬底的所述前侧面向所述互连结构；分布式布拉格反射器(dbr)，其介于所述衬底的所述前侧与所述互连结构之间，所述dbr的至少一部分在所述第一像素与所述第二像素之间延伸到所述衬底中；第一接触插塞，其穿过所述dbr且使所述第一共同节点和所述第二共同节点耦合到所述互连结构；和第二接触插塞，其穿过所述dbr且使所述传感节点耦合到所述互连结构。

本揭露的一些实施例提供一种图像传感器。所述图像传感器包含：衬底，其具有前表面和后表面；光电二极管(pd)，其在所述衬底内且毗连所述衬底的所述前表面；浮动扩散区(fd)，其在所述衬底内且毗连所述衬底的所述前表面；栅极，其在所述衬底的所述前表面处介于所述pd与所述fd之间；互连结构，其中所述衬底的所述前表面面向所述互连结构；分布式布拉格反射器(dbr)，其介于所述衬底的所述前表面与所述互连结构之间；第一接触插塞，其穿过所述dbr且使所述栅极耦合到所述互连结构；和第二接触插塞，其穿过所述dbr且使所述fd耦合到所述互连结构。

上文概述若干实施例的特征，使得所属领域的一般技术人员可较佳理解本揭露实施例的方面。所属领域的一般技术人员应了解，其可容易使用本揭露实施例作为用于设计或修改用于实行相同目的和/或达成本文中介绍的实施例的相同优点的其它程序和结构的基础。所属领域的一般技术人员还应意识到这些等效构造不脱离本揭露实施例的精神和范围且其可在本文中做出各种改变、替代和更改而不脱离本揭露实施例的精神和范围。

符号说明

100单光子突崩二极管(spad)图像传感器

100a前表面

100b后表面

101成像芯片

101a像素

101b像素

102第二层

103互补式金属氧化物半导体(cmos)芯片

104分布式布拉格反射器(dbr)

104a第一sio2层

104b第一未掺杂多晶硅层

104c第二sio2层

104d第二未掺杂多晶硅层

105有源装置

109衬底

110传感节点

111金属层

112第三层

114第一层

115入射光子/传入辐射

116共同节点

120接触插塞

122接触插塞

124互连结构

126顶部金属层

128层间电介质(ild)层

129介电层

130接点蚀刻停止层(cesl)

200单光子突崩二极管(spad)图像传感器

201金属层/成像芯片

202栅极结构

203层间电介质(ild)层

204源极/漏极区

205分布式布拉格反射器(dbr)

206衬底

208接触插塞

210顶部金属层

212互连结构

214高介电常数层

216抗反射涂布(arc)层

217彩色滤波器层/彩色滤波器

218微透镜层/微透镜

300单光子突崩二极管(spad)图像传感器

301成像芯片

304分布式布拉格反射器(dbr)

304a第一sio2层

304b第一未掺杂多晶硅层

304c第二sio2层

304d第二未掺杂多晶硅层

330接点蚀刻停止层(cesl)

400单光子突崩二极管(spad)图像传感器

401成像芯片

404分布式布拉格反射器(dbr)

404a第一sio2层

404b第一未掺杂多晶硅层

404c第二sio2层

404d第二未掺杂多晶硅层

405分布式布拉格反射器(dbr)的部分

500单光子突崩二极管(spad)图像传感器

501成像芯片

501a像素

502光电二极管(pd)

503浮动扩散区(fd)

504分布式布拉格反射器(dbr)

505浮动扩散区(fd)

506栅极

507栅极

512沟槽隔离结构

520接触插塞

522接触插塞

600单光子突崩二极管(spad)图像传感器

601成像芯片

604分布式布拉格反射器(dbr)

1402沟槽

d1距离

d2距离