侧面接收光的硅增益光探测阵列器件的制作方法与流程

本发明属于光电技术领域，具体涉及一种侧面接收光的硅增益光探测阵列器件的制作方法。

背景技术：

雪崩光电二极管(apd)是一种光敏元件，常在光通信领域中使用。在以硅或锗为材料制成的光电二极管的p-n结上加上反向偏压后，射入的光被p-n结吸收后会形成光电流，加大反向偏压会产生“雪崩”(即光电流成倍地激增)的现象，这种二极管被称为“雪崩光电二极管”。

雪崩光电二极管的工作原理是：利用光生载流子在强电场内的定向运动产生雪崩效应，以获得光电流的增益。在雪崩过程中，光生载流子在强电场的作用下高速定向运动，具有很高动能的光生电子或空穴与晶格原子碰撞，使晶格原子电离产生二次电子-空穴对；二次电子和空穴对在电场的作用下获得足够的动能，又使晶格原子电离产生新的电子-空穴对，此过程像“雪崩”似的延续下去。电离产生的载流子数远大于光激发产生的光生载流子数，这时雪崩光电二极管的输出电流迅速增加。高速运动的电子和晶格原子相碰撞，使晶格原子电离，产生新的电子-空穴对。新产生的二次电子再次和原子碰撞。如此多次碰撞，产生连锁反应，致使载流子雪崩式倍增。

现有技术，对于可见光硅雪崩光电二极管，由于硅材料自身的特性，对于波长小于500nm的蓝光有着强烈的吸收，光经过器件顶部的非耗尽区时会被大量吸收，只有少量蓝光光生载流子进入耗尽区，因此蓝光的量子效率很低。为了提高探测器在短波方向的量子效率，通常将非耗尽区设计的很薄，同时减少长波方向上的光在耗尽层的吸收率。但在实际工艺中非耗尽层最低只能达到0.01μm，量子效率提升有限。

技术实现要素：

有鉴于此，本发明为解决现有技术中可见光apd对蓝光量子效率低的缺点，进一步提高其截止频率及增益，提供一种侧面接收光的硅增益光探测阵列器件的制作方法。

本发明解决上述技术问题采取的技术方案如下。

本发明提供一种侧面接收光的硅增益光探测阵列器件的制作方法，该阵列器件包括从下至上依次设置的基底、氧化层和雪崩光电二极管阵列；所述雪崩光电二极管阵列包括多个探测单元、多个隔离区和多个电极引线；多个探测单元按规则排布形成阵列，每个探测单元包括阴极、非耗尽层、雪崩层、场控层、吸收层、衬底层、阳极和透光层；阴极、非耗尽层、雪崩层、场控层、吸收层、衬底层和阳极以阳极为中心轴从外至内依次设置，透光层覆盖在非耗尽层、雪崩层、场控层、吸收层、衬底层和部分阴极的上表面上；隔离区设置在相邻的两个探测单元之间，将相邻的两个探测单元隔离；电极引线设置在探测单元及隔离区的上表面上，电极引线连接多个探测单元之间的电极，连接方式为串联、并联、先串联后并联或先并联后串联，制作步骤如下：

步骤一、选取衬底材料，对衬底材料进行清洁处理；

步骤二、在清洁处理后的衬底材料的内部制作埋氧化层，埋氧化层将衬底材料分成厚度不同的两部分，位于上部的薄衬底材料用来制作雪崩光电二极管阵列，位于下部的厚衬底材料作为基底；

步骤三、在步骤二得到的器件的上表面制作隔离区的掩膜图形，通过离子注入或刻蚀沟槽填充等方法制备隔离区，去除掩膜层；

或在步骤二得到的器件的待制备隔离区的位置处刻蚀沟槽，在沟槽内填充隔离区材料，得到隔离区；

步骤四、在步骤三得到的器件的上表面制备阳极掩膜图形，制备阳极沟槽，制备阳极，去除阳极掩膜材料；

步骤五、在步骤四得到的器件的上表面制备衬底层掩膜图形，制备衬底层，去除衬底层掩膜材料；

步骤六、在步骤五得到的器件的上表面制备吸收层掩膜图形，制备吸收层，去除吸收层掩膜材料；

步骤七、在步骤六得到的器件的上表面制备场控层掩膜图形，制备场控层，去除场控层掩膜材料；

步骤八、在步骤七得到的器件的上表面制备雪崩层掩膜图形，制备雪崩层，去除雪崩层掩膜材料；

步骤九、在步骤八得到的器件的上表面制备非耗尽层掩膜图形，制备非耗尽层，去除掩膜材料；

步骤十、在步骤九得到的器件的上表面制备阴极掩膜图形，制备阴极沟槽，制备阴极，去除掩膜材料；

步骤十一、在步骤十得到的器件的上表面制备增透膜的掩膜图形，制备增透膜，得到透光层，去除掩膜材料；

步骤十二、在透光层和隔离区上表面制备电极引线的掩膜图形，制备电极引线，去除掩膜材料，完成封装，得到侧面接收光的硅增益光探测阵列器件。

进一步的，所述探测单元的形状为正方形、多边形、矩形或圆形。

进一步的，所述阴极、阳极和电极引线的材料分别为au、ag、cu、al、cr、ni、ti中的一种或几种的合金。

进一步的，所述非耗尽层为高掺杂n+型硅，厚度为0.5-1.5微米，掺杂浓度为10¹⁸-10²¹cm^-3；雪崩层为p型硅，厚度为0.2-1.5微米，掺杂浓度为10¹⁵-10¹⁷cm^-3；场控层为p型硅，厚度为1-5微米，掺杂浓度为10¹²-10¹⁴cm^-3；吸收层为p型硅，厚度为1-20微米，掺杂浓度为10¹⁴-10¹⁷cm^-3；衬底层为高掺杂p+型硅，厚度为2-50微米，掺杂浓度为10¹⁸-10²¹cm^-3；

所述p型硅掺杂离子为b³⁺，n型硅掺杂离子为p⁵⁺或as⁵⁺。

进一步的，所述透光层由高折射率薄膜、中折射率薄膜和低折射率薄膜中的两种或者三种交替排列组成，共二至九层；其中，高折射率薄膜材料为ceo2、zro2、tio2、ta2o5、zns、tho2中的一种或几种的组合，中折射率薄膜材料为mgo、tho2h2、ino2、mgo-al2o3中的一种或几种的组合，低折射率薄膜材料为mgf2、sio2、thf4、laf2、ndf3、beo、na3(alf4)、al2o3、cef3、laf3、lif中的一种或几种的结合。

进一步的，所述隔离区的材料为聚酰亚胺、聚甲基丙烯酸甲酯(pmma)、环氧树脂或sio2。

进一步的，所述隔离区通过在硅片表面注入离子，使硅转变成氧化硅制备。

进一步的，所述基底的材料为硅片。

进一步的，所述埋氧化层通过在硅片表面离子注入，使硅转变成氧化硅制备。

本发明提供的侧面接收光的硅增益光探测阵列器件的工作原理是：

在本发明的侧面接收光的硅增益光探测阵列器件的阴极和阳极间施加反向偏压，当光照射在阵列器件的上表面时，在吸收层内被吸收的可见光光子产生非平衡载流子，在内建电场作用下，使得电子向阴极运动速度增加，最后到达阴极，空穴向p型衬底层运动到达阳极，从而在外电路中形成电流，实现光电转换，当反向偏压足够大时将引起载流子在雪崩层产生雪崩倍增的效果，使反向电流增大，使得阵列器件对可将光的量子效率增加。

与现有技术相比，本发明的有益效果为：

本发明提供的侧面接收光的硅增益光探测阵列器件的制作方法采用的是具有较高的集成度和批量化的moems技术与半导体材料生长技术相结合。在器件质量上，实现了阵列器件外延片上探测单元的原位分割，保证了单元分布的均匀性和一致性；在制作周期上，采用的集成制备工艺，提高了工作效率，而且适合大阵列的批量制作；在探测单元的光接收方面，由于在阵列器件表面制备增透膜，减少了光的反射，提高了光的接收率。

本发明的制作方法制作的侧面接收光的硅增益光探测阵列器件，可以将入射光直接照射到吸收层，由于本发明提供的阵列器件的上表面与传统apd阵列器件的侧面一致，所以相当于将传统器件侧面暴露在光照下，入射光从阵列器件结构的侧面进入，让蓝光在吸收层直接被吸收，就会增加吸收层对蓝光的吸收，从而解决现有apd阵列器件蓝光量子效率低的问题，提高蓝光灵敏度和量子效率，同时，将器件光敏面进行阵列化分割，提高器件的截止频率和增益。

本发明的制作方法制作的侧面接收光的硅增益光探测阵列器件，采用同面电极结构，而且器件的光入射面覆盖非耗尽层、雪崩层、场控层、吸收层、衬底层，电极布满非耗尽层与衬底层的表面，可以使器件的电场分布更加均匀，保护器件不易被击穿，而且可以提高器件的量子效率。

本发明的制作方法制作的侧面接收光的硅增益光探测阵列器件，将探测单元规则排列形成阵列器件，由于阵列器件的截止频率与光敏面面积成反比，灵敏度与光敏面面积成正比，本发明的阵列器件使每个探测单元的光敏面积减小，结电容变小，从而使得器件的截止频率得到提高，而器件整体的光敏面积并未改变，所以阵列化后不影响器件的灵敏度。

附图说明

为了更清楚地说明本发明具体实施方式中的技术方案，下面将对具体实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些具体实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1a为本发明的阵列器件的纵向剖面图，图1b为并联结构俯视图，图1c为串联结构俯视图，图1d为先并联再串联结构俯视图，图1e为先串联再并联结构俯视图；图中，1为阴极，2为非耗尽层，3为雪崩层，4为场控层，5为吸收层，6为衬底层，7为阳极，8为透光层，9为隔离区，10为埋氧化层，11为基底。

图2中，a-d为本发明的阵列器件的探测单元的几种典型几何形状。

图3a、图3b和图3c为本发明的阵列器件的探测单元的几种典型排列方式。

图4为本发明的并联阵列器件制备的工艺流程图，图中，(1)-(12)分别对应步骤一至步骤十二；(1)和(2)代表主视纵向剖面图；(3)-(11)中，左侧图代表纵向剖面图，右侧图代表俯视图；(12)代表并联结构俯视图。

图5为本发明的串联阵列器件制备的工艺流程图，图中，(1)-(12)分别对应步骤一至步骤十二；(1)和(2)代表主视纵向剖面图；(3)-(11)中，左侧图代表纵向剖面图，右侧图代表俯视图；(12)代表并联结构俯视图。

图6为本发明的先并联后串联阵列器件制备的工艺流程图，图中，(1)-(12)分别对应步骤一至步骤十二(1)和(2)代表主视纵向剖面图；(3)-(11)中，左侧图代表纵向剖面图，右侧图代表俯视图；(12)代表先并联后串联结构俯视图。

图7为本发明的先串联后并联阵列器件制备的工艺流程图，图中，(1)-(12)分别对应步骤一至步骤十二；(1)和(2)代表主视纵向剖面图；(3)-(11)中，左侧图代表纵向剖面图，右侧图代表俯视图；(12)代表先串联后并联结构俯视图。

具体实施方式

具体实施方式一、结合图1至图5说明本实施方式，本实施方式提供的光侧面入射的蓝光增敏硅基阵列器件，包括从下至上依次设置的基底11、埋氧化层10和雪崩光电二极管阵列。雪崩光电二极管阵列包括多个探测单元、多个隔离区9和多个电极引线。

其中，多个探测单元按规则排布形成阵列，每个探测单元包括阴极1、非耗尽层2、雪崩层3、场控层4、吸收层5、衬底层6、阳极7和透光层8。阴极1、非耗尽层2、雪崩层3、场控层4、吸收层5、衬底层6和阳极7以阳极7为中心轴从外至内依次设置，且该中心轴垂直于埋氧化层10和基底11，即阳极7设置在最中间，衬底层6包覆阳极7的外表面，吸收层5包覆衬底层6的外表面，场控层4包覆吸收层5的外表面，雪崩层3包覆的场控层4，非耗尽层2包覆雪崩层3的外表面，阴极1包覆非耗尽层2的外表面；透光层8覆盖在非耗尽层2、雪崩层3、场控层4、吸收层5、衬底层6和部分阴极1的上表面上。本实施方式的探测单元的形状可以为圆形、正方形、矩形、多边形或其它形状。

隔离区9设置在相邻的两个探测单元之间，将相邻的两个探测单元完全隔离；隔离区9的作用是防止产生漏电流并为电极引线作支撑。

电极引线设置在探测单元及隔离区的上表面上，电极引线连接多个探测单元之间的电极，连接方式为串联、并联、先串联后并联或先并联后串联。

本实施方式的非耗尽层2、雪崩层3、场控层4、吸收层5、衬底层6均通过半导体生长技术制备而成。所述非耗尽层2为高掺杂n+型硅，厚度为0.5-1.5微米，掺杂浓度为10¹⁸-10²¹cm^-3；雪崩层3为p型硅，厚度为0.2-1.5微米，掺杂浓度为10¹⁵-10¹⁷cm^-3；场控层4为p型硅，厚度为1-5微米，掺杂浓度为10¹²-10¹⁴cm^-3；吸收层5为p型硅，厚度为1-20微米，掺杂浓度为10¹⁴-10¹⁷cm^-3；衬底层6为高掺杂p+型硅，厚度为2-50微米，掺杂浓度为10¹⁸-10²¹cm^-3；其中，p型硅掺杂离子为三价态b离子，n型硅掺杂离子为五价态p离子或五价态as离子。

本实施方式的阴极1、阳极7以及电极引线的材料均可以为au、ag、cu、al、cr、ni、ti等中一种或者几种的合金。透光层8由高折射率薄膜、中折射率薄膜和低折射率薄膜中的两种或者三种薄膜交替排列组成，共二至九层；其中高折射率薄膜材料可以为ceo2、zro2、tio2、ta2o5、zns、tho2中的一种或几种的组合，中折射率薄膜材料可以为mgo、tho2h2、ino2、mgo-al2o3中的一种或几种的组合，低折射率薄膜材料可以为mgf2、sio2、thf4、laf2、ndf3、beo、na3(alf4)、al2o3、cef3、laf3、lif中的一种或几种的结合。本实施方式的隔离区9的材料可以为聚酰亚胺、pmma、环氧树脂、sio2或其它材料。隔离区9通过在硅片表面离子注入，使硅转变成氧化硅制备。

本实施方式的基底11的材料为硅片，埋氧化层10通过在硅片中部离子注入，使硅转变成氧化硅制备。

本实施方式的阴极1、非耗尽层2、雪崩层3、场控层4、吸收层5、衬底层6、阳极7、透光层8、埋氧化层10和基底11的厚度没有特殊限制，根据实际需要选择，或领域常用厚度皆可；隔离区9的形状、尺寸也没有特殊限制。

具体实施方式二、本实施方式为光侧面入射的蓝光增敏硅基阵列器件的基本工艺，图4-7分别代表并联、串联、先并联后串联或先串联后并联的光侧面入射的蓝光增敏硅基阵列器件的制作工艺，步骤如下：

步骤一、选取单晶硅片作为阵列器件的衬底材料，进行清洁处理。

步骤二、将步骤一清洁处理后的硅片做好表面处理后，通过高能量、大剂量注氧，在硅片内形成埋氧化层10，埋氧化层10把原始硅片分成两部分，上面的薄硅层用来做阵列器件，下面是基底11。

步骤三、对步骤二的器件的薄硅层的上表面进行清洗处理，然后利用金属或者光刻胶或者光致抗蚀剂等材料进行掩膜，通过光刻工艺制备出隔离区9的掩膜图形，通过离子注入使隔离区9的硅转变成氧化硅，再去除掩膜层，形成隔离区9。

或在步骤二得到的器件的待制备隔离区9的位置处刻蚀沟槽，在沟槽内填充隔离区材料(绝缘材料)，得到隔离区9。

步骤四、在步骤三得到的器件的上表面旋涂光刻胶，通过光刻工艺制备出阳极7掩膜图形，利用湿法腐蚀、干法刻蚀或者机械方法等形成阳极沟槽，通过蒸发镀膜、磁控溅射及电铸等方法制备阳极7，材料为au、ag、cu、al、cr、ni、ti等一种或者几种的合金，去除掩膜材料。

步骤五、在步骤四得到的器件的上表面旋涂光刻胶，通过光刻工艺制备出衬底层6掩膜图形，利用离子注入方法，通过调整适当的注入能量和b离子的浓度，经过退火处理后形成p+型衬底层6，去除掩膜材料。

步骤六、在步骤五得到的器件的上表面旋涂光刻胶，通过光刻工艺制备出吸收层5掩膜图形，通过b离子注入方法形成p型吸收层5，去除掩膜材料。

步骤七、在步骤六得到的器件的上表面旋涂光刻胶，通过光刻工艺制备出场控层4掩膜图形，通过b离子注入方法形成p型场控层4，去除掩膜材料。

步骤八、在步骤七得到的器件的上表面旋涂光刻胶，通过光刻工艺制备出雪崩层3掩膜图形，通过b离子注入方法形成p型雪崩层3，去除掩膜材料。

步骤九、在步骤八得到的器件的上表面旋涂光刻胶，通过光刻工艺制备出费耗尽层掩膜图形，通过p或as离子注入方法形成n+型非耗尽层，去除掩膜材料。

步骤十、在步骤九得到的器件的上表面旋涂光刻胶，通过光刻工艺制备出阴极掩膜图形，利用湿法腐蚀、干法刻蚀或者机械方法等形成阴极沟槽，通过蒸发镀膜、磁控溅射及电铸等方法制备阴极1，材料为au、ag、cu、al、cr、ni、ti等一种或者几种的合金，去除掩膜材料。

步骤十一、在步骤十得到的器件的上表面旋涂光刻胶，通过光刻工艺制备出增透膜的掩膜图形，通过低温蒸镀法制备一层厚度约为0.1-5μm增透膜作为apd的透光层8，然后去除表面光刻胶。

步骤十二、在透光层8的上表面旋涂光刻胶，通过光刻工艺制备出电极引线的掩膜图形，通过蒸发镀膜、磁控溅射及电铸等方法制备电极引线，材料为au、ag、cu、al、cr、ni、ti等一种或者几种的合金，去除掩膜材料，完成器件的制备，通过封装工艺对器件进行封装处理。

本实施方式中，并联、串联、先并联后串联和先串联后并联的光侧面入射的蓝光增敏硅基阵列器件的制作工艺步骤都相同，只是依据连接方式的不同，电极引线的走线方式不同，因此不同的探测单元的透光层8的图形可能不一样，即阴极裸露位置不同，如图1b-图1e所示。

显然，上述实施方式仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。