一种高压发光二极管芯片及其制作方法与流程

本发明涉及半导体技术领域，特别涉及一种高压发光二极管芯片及其制作方法。

背景技术：

发光二极管(英文：lightemittingdiode，简称：led)作为高效和绿色环保的新一代固态照明光源，自20世纪90年代氮化镓(gan)基led由日本科学家开发成功以来，其工艺技术不断进步，发光亮度不断提高，应用领域越来越广。led具有低电压、低功耗、体积小、重量轻、寿命长、高可靠性等优点，正在迅速而广泛地应用在交通信号灯、汽车内外灯、城市景观照明、手机背光源、户外全彩显示屏等领域。尤其是在照明领域，led占据了60％以上的市场。高压led芯片由多颗led单芯片串联而成，连接引线在芯片的制作过中一体成型，特别适合希望减少led元器件周围引线的led照明。

现有高压led芯片的制作过程包括：在衬底上依次生长n型半导体层、有源层和p型半导体层；在p型半导体层上开设延伸至n型半导体层的第一凹槽；在第一凹槽内的n型半导体层上开设延伸至衬底的第二凹槽；在第二凹槽内以及第二凹槽周围的n型半导体层和p型半导体层上铺设绝缘层；在绝缘层上设置连接电极，连接电极的一端延伸至第二凹槽周围的n型半导体层上，连接电极的另一端延伸至第二凹槽周围的p型半导体层上，并在未设置连接电极的n型半导体层上设置n型电极，未设置连接电极的p型半导体层上设置p型电极。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

第二凹槽的侧面与底面垂直，使得绝缘层的上表面包括上水平端面、下水平端面、以及连接上水平端面和下水平端面的垂直端面。在绝缘层的垂直端面上设置连接电极时，形成电极的金属颗粒的轰击效果很差(速度接近于0)，不容易粘附在绝缘层上，导致垂直端面上连接电极的厚度只有水平端面上连接电极的厚度的30％。在高压led芯片长时间工作的过程中，连接电极较薄的部分在冷热冲击和电子迁移的影响下很容易断开，造成高压led芯片的可靠性较低。

技术实现要素：

本发明实施例提供了一种高压发光二极管芯片及其制作方法，能够解决现有技术垂直端面上连接电极由于太薄而容易断裂，影响高压led芯片的可靠性的问题。所述技术方案如下：

一方面，本发明实施例提供了一种高压发光二极管芯片的制作方法，所述制作方法包括：

在衬底上依次生长n型半导体层、有源层和p型半导体层；

在所述p型半导体层上开设延伸至所述n型半导体层的第一凹槽；

在所述第一凹槽内的n型半导体层上开设延伸至所述衬底的第二凹槽；

在所述第二凹槽内、以及所述第二凹槽周围的n型半导体层和p型半导体层上铺设绝缘层；

在所述绝缘层上沉积氧化硼硅并加热软化，形成台阶舒缓层，所述台阶舒缓层的上表面包括上水平端面、下水平端面、以及所述上水平端面和所述下水平端面的连接端面，所述连接端面与所述下水平端面之间的夹角为钝角；

在所述台阶舒缓层上设置连接电极，所述连接电极的一端延伸至所述台阶舒缓层周围的n型半导体层上，所述连接电极的另一端延伸至所述台阶舒缓层周围的p型半导体层上，并在未设置所述连接电极的n型半导体层上设置n型电极，未设置所述连接电极的p型半导体层上设置p型电极。

可选地，所述在所述绝缘层上沉积氧化硼硅并加热软化，包括：

在所述绝缘层上沉积形成氧化硼硅层，所述氧化硼硅层中硼组分的含量沿所述氧化硼硅层的沉积方向逐渐增大；

对所述氧化硼硅层加热，所述氧化硼硅层软化形成所述台阶舒缓层。

优选地，所述氧化硼硅层中硼组分的含量为5％～10％。

优选地，加热的温度为800℃～900℃。

优选地，加热的时间为20min～30min。

可选地，所述台阶舒缓层的厚度为10000埃以上。

可选地，所述制作方法还包括：

在所述台阶舒缓层上设置连接电极之前，在所述台阶舒缓层上沉积二氧化硅，形成包覆层。

优选地，所述包覆层的厚度为450埃～550埃。

可选地，所述连接电极包括铝层，所述铝层的厚度为所述连接电极的厚度的50％以下。

另一方面，本发明实施例提供了一种高压发光二极管芯片，所述高压发光二极管芯片包括衬底、n型半导体层、有源层、p型半导体层、绝缘层、连接电极、n型电极和p型电极；所述n型半导体层、所述有源层和所述p型半导体层依次层叠在所述衬底上，所述p型半导体层上设有延伸至所述n型半导体层的第一凹槽，所述第一凹槽内的n型半导体层上设有延伸至所述衬底的第二凹槽，所述绝缘层铺设在所述第二凹槽内、以及所述第二凹槽周围的n型半导体层和p型半导体层上；所述高压发光二极管芯片还包括台阶舒缓层，所述台阶舒缓层由沉积在所述绝缘层上的氧化硼硅加热软化而成，所述台阶舒缓层的上表面包括上水平端面、下水平端面、以及所述上水平端面和所述下水平端面的连接端面，所述连接端面与所述下水平端面之间的夹角为钝角；所述连接电极设置在所述台阶舒缓层上，所述连接电极的一端延伸至所述台阶舒缓层周围的n型半导体层上，所述连接电极的另一端延伸至所述台阶舒缓层周围的p型半导体层上；所述n型电极设置在未设置所述连接电极的n型半导体层上，所述p型电极设置在未设置所述连接电极的p型半导体层上。

本发明实施例提供的技术方案带来的有益效果是：

通过在绝缘层上沉积氧化硼硅，氧化硼硅的硬度远小于氧化硅，加热之后会软化，由于自身重力的作用，靠近凹槽侧壁的氧化硼硅会呈斜坡状，形成上表面中的连接端面与下水平端面之间的夹角为钝角的台阶舒缓层，有利于连接电极的铺设，增强连接电极设置的牢固性，将侧面上连接电极的厚度从水平端面上连接电极的厚度的30％提升至85％以上，可以有效避免连接电极在冷热冲击和电子迁移的影响下断开，显著提高了高压led芯片的可靠性。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种高压发光二极管芯片的制作方法的流程图；

图2是本发明实施例提供的制作方法在步骤101之后得到的高压发光二极管芯片的主视图；

图3是本发明实施例提供的制作方法在步骤101之后得到的高压发光二极管芯片的俯视图；

图4是本发明实施例提供的制作方法在步骤102之后得到的高压发光二极管芯片的主视图；

图5是本发明实施例提供的制作方法在步骤102之后得到的高压发光二极管芯片的俯视图；

图6是本发明实施例提供的制作方法在步骤103之后得到的高压发光二极管芯片的主视图；

图7是本发明实施例提供的制作方法在步骤103之后得到的高压发光二极管芯片的俯视图；

图8是本发明实施例提供的制作方法在步骤104之后得到的高压发光二极管芯片的主视图；

图9是本发明实施例提供的制作方法在步骤104之后得到的高压发光二极管芯片的俯视图；

图10是本发明实施例提供的制作方法在步骤105之后得到的高压发光二极管芯片的主视图；

图11是本发明实施例提供的制作方法在步骤105之后得到的高压发光二极管芯片的俯视图；

图12是本发明实施例提供的台阶舒缓层的结构示意图；

图13是本发明实施例提供的制作方法在步骤106之后得到的高压发光二极管芯片的主视图；

图14是本发明实施例提供的制作方法在步骤106之后得到的高压发光二极管芯片的俯视图；

图15是本发明实施例提供的一种高压发光二极管芯片的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明实施例提供了一种高压发光二极管芯片的制作方法。图1为本发明实施例提供的一种高压发光二极管芯片的制作方法的流程图。参见图1，该制作方法包括：

步骤101：在衬底上依次生长n型半导体层、有源层和p型半导体层。

图2为本发明实施例提供的制作方法在步骤101之后得到的高压发光二极管芯片的主视图，图3为本发明实施例提供的制作方法在步骤101之后得到的高压发光二极管芯片的俯视图。其中，10表示衬底，21表示n型半导体层，22表示有源层，23表示p型半导体层。参见图2和图3，n型半导体层21、有源层22和p型半导体层23依次层叠在衬底10上。

具体地，衬底的主要作用是提供外延材料生长的基板，衬底的材料可以采用蓝宝石(主要成分为al2o3)，优选图形化蓝宝石衬底(英文：patternedsapphiresubstrate，简称：pss)。进一步地，pss中的图形可以为直径2.5μm、高度1.5μm以上的圆锥体，相邻两个图形之间的间距可以为1μm，此时pss的应力释放和出光提高的整体效果较好。

有源层可以包括交替层叠的多个量子阱和多个量子垒，量子阱的主要作用是使电子和空穴能够复合发光，量子阱的材料可以采用铟镓氮(ingan)；量子垒的主要作用是将电子和空穴限制在量子阱内复合发光，量子垒的材料可以采用氮化镓。n型半导体层的主要作用是为复合发光提供电子，n型半导体层的材料可以采用n型掺杂的氮化镓。p型半导体层的主要作用是为复合发光提供空穴，p型半导体层的材料可以采用p型掺杂的氮化镓。

可选地，n型半导体层、有源层和p型半导体层的厚度之和可以为有源层发出光线半波长的整数倍，以满足光线的提取条件。例如，有源层发出光线的波长为455nm，n型半导体层、有源层和p型半导体层的厚度之和可以为455nm/2*23≈5.23μm。

具体地，n型半导体层的厚度可以为2.8μm～3.2μm，优选为3μm。各个量子阱的厚度可以为2nm～5nm，优选为3.5nm；各个量子垒的厚度可以为8nm～15nm，优选为11.5nm；多个量子阱的数量与多个量子垒的数量相等，多个量子垒的数量可以为6个～10个，优选为8个。p型半导体层的厚度可以为180nm～220nm，优选为200nm。

具体地，该步骤101可以包括：

采用金属有机化合物化学气相沉淀(英文：metalorganicchemicalvapordeposition，简称：mocvd)技术在衬底上依次生长n型半导体层、有源层和p型半导体层。

可选地，在该步骤101之前，该制作方法还可以包括：

对衬底进行清洗。

通过清洗衬底，为后续的外延生长提供一个洁净的表面，提高外延生长的晶体质量，有利于提升led的发光效率。

具体地，可以采用硫酸溶液清洗衬底。

可选地，在该步骤101之前，该制作方法还可以包括：

在衬底上形成缓冲层。

通过设置缓冲层，缓解衬底和n型半导体层之间的晶格失配，提高外延生长的晶体质量，有利于提升led的发光效率。

相应地，n型半导体层生长在缓冲层上。

具体地，缓冲层的材料可以为氮化铝(aln)。

进一步地，缓冲层的厚度可以为50nm～500nm，优选为200nm。如果缓冲层的厚度小于50nm，则可能由于缓冲层的厚度太小而导致晶格失配比较严重，发光二极管芯片的晶体质量较差；如果缓冲层的厚度大于500nm，则由于氮化铝的延展性较差，可能由于缓冲层的厚度太大而造成缓冲层在温度变化过程中产生皲裂，不利于发光二极管芯片的稳定性，而且还会造成材料的浪费，延长加工时间，增加制作成本。

具体地，在衬底上形成缓冲层，可以包括：

在氮气气氛下，对铝靶进行溅射，在衬底上形成氮化铝层。

可选地，在衬底上形成缓冲层之后，该制作方法还可以包括：

在缓冲层上生长未掺杂氮化镓层。

通过未掺杂氮化镓层进一步缓解衬底和n型半导体层之间的晶格失配，提高外延生长的晶体质量，有利于提升led的发光效率。

相应地，n型半导体层生长在未掺杂氮化镓层上。

可选地，在有源层上生长p型半导体层之前，该制作方法还可以包括：

在有源层上生长电子阻挡层。

通过电子阻挡层避免电子跃迁到p型半导体层中与空穴进行非辐射复合，造成芯片漏电。

相应地，p型半导体层生长在电子阻挡层上。

具体地，电子阻挡层的材料可以采用p型掺杂的氮化铝镓(algan)。

需要说明的是，当衬底和p型半导体层增加了一层或多层时，光线的提取条件相应改成，增加的一层或多层与n型半导体层、有源层和p型半导体层的厚度之和为有源层发出光线半波长的整数倍。

步骤102：在p型半导体层上开设延伸至n型半导体层的第一凹槽。

图4为本发明实施例提供的制作方法在步骤102之后得到的高压发光二极管芯片的主视图，图5为本发明实施例提供的制作方法在步骤102之后得到的高压发光二极管芯片的俯视图。其中，100表示第一凹槽。参见图4和图5，第一凹槽100从p型半导体层23延伸到n型半导体层21上。

具体地，该步骤102可以包括：

采用光刻技术在p型半导体层上形成一定图形的光刻胶，光刻胶设置在p型半导体层除凹槽所在区域之外的区域上；

采用感应耦合等离子体刻蚀(英文：inductivecoupledplasmaetch，简称：icp)设备干法刻蚀没有光刻胶覆盖的p型半导体层和发光层，形成第一凹槽；

去除光刻胶。

通过采用icp设备进行干法刻蚀，等离子密度较高，能得到较高的刻蚀速度和较小的光刻胶损失，有利于提高发光二极管芯片的良率。

具体地，刻蚀气体可以采用cl2、bcl3和ar的混合气体，实现效果好。

在具体实现时，采用光刻技术形成一定图形的光刻胶，可以包括：

铺设一层光刻胶；

通过一定图形的掩膜版对光刻胶进行曝光；

将曝光后的光刻胶浸泡在显影液中，溶解部分光刻胶，留下的光刻胶即为所需图形的光刻胶。

步骤103：在第一凹槽内的n型半导体层上开设延伸至衬底的第二凹槽。

图6为本发明实施例提供的制作方法在步骤103之后得到的高压发光二极管芯片的主视图，图7为本发明实施例提供的制作方法在步骤103之后得到的高压发光二极管芯片的俯视图。其中，200表示第二凹槽。参见图6和图7，第二凹槽200从n型半导体层21延伸到衬底10上。

具体地，该步骤103可以与步骤102类似，在此不再详述。

进一步地，光刻胶的厚度可以为10μm～15μm，如12μm，以确保衬底上的光刻胶刻蚀干净。

在实际应用中，第二凹槽只是设置在各个子芯片之间，起到隔离作用；而整个高压芯片的边缘没有设置第二凹槽，以减少发光面积的浪费，最后直接通过划片实现隔离。

步骤104：在第二凹槽内、以及第二凹槽周围的n型半导体层和p型半导体层上铺设绝缘层。

图8为本发明实施例提供的制作方法在步骤104之后得到的高压发光二极管芯片的主视图，图9为本发明实施例提供的制作方法在步骤104之后得到的高压发光二极管芯片的俯视图。其中，30表示绝缘层。参见图8和图9，绝缘层30铺设在第二凹槽200内、以及第二凹槽200周围的n型半导体层21和p型半导体层23上。

具体地，该步骤104可以包括：

在p型半导体层、第一凹槽内、第二凹槽内铺设绝缘材料；

采用光刻技术在第二凹槽内、以及第二凹槽周围的n型半导体层和p型半导体层上形成光刻胶；

湿法腐蚀没有光刻胶覆盖的绝缘材料，留下的绝缘材料形成绝缘层；

去除光刻胶。

在实际应用中，光刻胶还可以形成在p型半导体层的部分区域上，这样在湿法腐蚀绝缘材料之后，第二凹槽内、以及第二凹槽周围的n型半导体层和p型半导体层上留下的绝缘材料形成绝缘层，p型半导体层的部分区域上留下的绝缘材料形成电流阻挡层。

具体地，电子阻挡层的厚度可以为3000埃。后续会设置其它的阻挡层，将厚度减薄，可以减少对芯片出光的影响。

进一步地，在电流阻挡层形成之后，该制作方法还可以包括：

在电流阻挡层和p型半导体层上形成透明导电层。

具体地，透明导电层的主要作用是提高电流的横向扩展能力，扩大电流作用的区域；透明导电层的材料可以采用氧化铟锡(英文：indiumtinoxide，简称：ito)或者氧化锌(zno)，导电性和透过率都很好，制作成本也低。以ito为例，氧化铟和氧化锡的摩尔含量比为19:1，氧化铟中的铟主要呈3价，氧化锡中的锡主要呈4价，氧化锡在ito中的摩尔含量达到5％，这样可以产生较多的电子，获得良好的导电性。

进一步地，形成透明导电层时可以通入氧气，以保证晶体质量。优选地，氧气的流量可以为8sccm，一方面避免氧气流量太大导致电阻率上升，另一方面避免氧气流量太小导致透过率下降。

在具体实现时，先不通入氧气，在常温下溅射ito，再进行含氧退火，最后对ito进行图形化。

相应地，p型电极设置在透明导电层上，且p型电极在p型半导体层上表面上的投影包含在电流阻挡层在p型半导体层上表面上的投影中。

步骤105：在绝缘层上沉积氧化硼硅并加热软化，形成台阶舒缓层，台阶舒缓层的上表面包括上水平端面、下水平端面、以及上水平端面和下水平端面的连接端面，连接端面与下水平端面之间的夹角为钝角。

图10为本发明实施例提供的制作方法在步骤105之后得到的高压发光二极管芯片的主视图，图11为本发明实施例提供的制作方法在步骤105之后得到的高压发光二极管芯片的俯视图，图12为本发明实施例提供的台阶舒缓层的结构示意图。其中，40表示台阶舒缓层，41表示台阶舒缓层的上表面，41a表示上水平端面，41b表示下水平端面，41c表示连接端面。参见图10～图12，台阶舒缓层40设置在绝缘层30上，台阶舒缓层40的上表面41包括上水平端面41a、下水平端面41b、以及上水平端面41a和下水平端面41b的连接端面41c，连接端面41c与下水平端面41b之间的夹角α为钝角。台阶舒缓层40的上表面41为与台阶舒缓层40设置在绝缘层30上的表面相对的表面，上水平端面41a为台阶舒缓层40位于第二凹槽200外部分的上表面，下水平端面41b为台阶舒缓层40位于第二凹槽200底面部分的上表面，连接端面41c为台阶舒缓层40位于第二凹槽200侧面部分的上表面。

可选地，该步骤105可以包括：

在绝缘层上沉积形成氧化硼硅层，氧化硼硅层中硼组分的含量沿氧化硼硅层的沉积方向逐渐增大；

对氧化硼硅层加热，氧化硼硅层软化形成台阶舒缓层。

氧化硼硅层中硼组分的含量沿氧化硼硅层的沉积方向逐渐增大，氧化硼硅层的硬度自下而上逐渐减弱，软化能力相应增强，有利于氧化硼硅层加热软化之后呈斜坡状，有利于连接电极的铺设。

在具体实现时，可以向反应室内通入b2h6实现氧化硼硅层中硼的掺杂，通过在氧化硼硅层的沉积过程中，逐渐增大通入b2h6的流量，即可实现氧化硼硅层中硼组分的含量沿氧化硼硅层的沉积方向逐渐增大。

优选地，氧化硼硅层中硼组分的含量可以为5％～10％。例如，氧化硼硅层中硼组分的含量从5％逐渐增大至10％。通过控制氧化硼硅层中硼组分的含量，使氧化硼硅层具有一定的硬度，不会完全塌倒在凹槽底部。

优选地，加热的温度可以为800℃～900℃。一方面能够使氧化硼硅软化，形成斜坡状；另一方面避免氧化硼硅完全塌倒在凹槽底部。

进一步地，加热的温度可以通过多个阶段逐步增大。例如，先将温度升至350℃并保持设定时长，再将温度升至600℃并保持设定时长，最后将温度升至850℃，以避免应力过大导致芯片破裂。

优选地，加热的时间可以为20min～30min，如25min。与加热的温度配合，一方面能够使氧化硼硅软化，形成斜坡状；另一方面避免氧化硼硅完全塌倒在凹槽底部。

进一步地，加热的过程中可以通入氧气，以维持台阶舒缓层的成分，避免缺氧造成台阶舒缓层的透过率下降。

可选地，台阶舒缓层的厚度可以为10000埃以上，如12000埃，有效改善连接电极的设置效果。

步骤106：在台阶舒缓层上设置连接电极，连接电极的一端延伸至台阶舒缓层周围的n型半导体层上，连接电极的另一端延伸至台阶舒缓层周围的p型半导体层上，并在未设置连接电极的n型半导体层上设置n型电极，未设置连接电极的p型半导体层上设置p型电极。

图13为本发明实施例提供的制作方法在步骤106之后得到的高压发光二极管芯片的主视图，图14为本发明实施例提供的制作方法在步骤106之后得到的高压发光二极管芯片的俯视图。其中，51表示连接电极，52表示n型电极，53表示p型电极。参见图13和图14，连接电极51设置在台阶舒缓层40上，连接电极51的一端延伸至台阶舒缓层40周围的n型半导体层21上，连接电极51的另一端延伸至台阶舒缓层40周围的p型半导体层23上。

可选地，连接电极可以包括铝层，铝层的厚度为连接电极的厚度的50％以下。铝的电迁移比较严重，同时凹槽处电极的弯曲度比较大，通过限制铝层的厚度可以提高电极的抗电迁移能力。

优选地，连接电极的厚度可以为20000埃以上，铝层的厚度可以为10000埃以下。例如，连接电极的厚度为22000埃，铝层的厚度为8000埃，实现效果好。

进一步地，连接电极可以包括依次层叠的铬(cr)层、铝(al)层、钛(ti)层、铝(al)层、镍(ni)层和金(au)层，电极的韧性较好，不易断开。

可选地，在步骤106之前，该制作方法还可以包括：

在台阶舒缓层上设置连接电极之前，在台阶舒缓层上沉积二氧化硅，形成包覆层。

相应地，连接电极设置在包覆层上。

通过在氧化硼硅形成的台阶舒缓层上铺设包覆层，可以有效避免氧化硼硅中的硼流失而改变薄膜的成分，保证台阶舒缓层成分的稳定性，避免影响器件的性能发生变化。

优选地，包覆层的厚度可以为450埃～550埃，如500埃，实现效果好。

进一步地，包覆层的沉积速率可以为1埃/秒，以较好地包覆在台阶舒缓层上，维持台阶舒缓层的成分稳定。

具体地，该步骤106可以包括：

采用溅射技术形成连接电极、n型电极和p型电极。

在具体实现时，形成电极时真空度在5×10^-6torr以上，可以有效防止电极被空气氧化。

可选地，在步骤106之后，该制作方法还可以包括：

在p型半导体层上除p型电极所在区域之外的区域、第一凹槽内除n型电极所在区域之外的区域形成钝化层。

具体地，钝化层的材料可以采用氧化硅，钝化层的厚度可以为800埃，实现效果好。

需要说明的是，利用光刻技术和刻蚀技术对某层(透明导电层、电流阻挡层或者钝化层)图形化的过程可以与凹槽的形成过程类似，因此不再一一详述。

可选地，在步骤106之后，该制作方法还可以包括：

减薄衬底，在衬底减薄后的表面形成反射层。

可选地，反射层可以为分布式布拉格反射镜(英文：distributedbraggreflection，简称：dbr)，反射效果较好。

具体地，dbr可以包括多个周期的金属氧化物薄膜，多个周期的金属氧化物薄膜依次层叠，每个周期的金属氧化物薄膜包括至少两种材料的金属氧化物薄膜，不同材料的金属氧化物薄膜的折射率不同，至少两种材料的金属氧化物薄膜依次层叠设置，不同周期的金属氧化物薄膜中至少两种材料的金属氧化物薄膜的层叠顺序相同。

优选地，dbr中n1个周期的金属氧化物薄膜的厚度为蓝光波长(如455nm)的四分之一的奇数倍，dbr中n2个周期的金属氧化物薄膜的厚度为黄光波长(如570nm)的四分之一的奇数倍，n1和n2为正整数，且n1和n2之和等于dbr中金属氧化物薄膜的周期数。例如，n1＝2*n2。

需要说明的是，目前led在照明领域主要应用在白光上，白光一般由芯片发出的蓝光和荧光粉转成的黄光组合形成，设计大部分dbr对蓝光进行反射，同时小部分dbr对黄光进行反射，可以对光线进行全面的反射，避免光线的损失，改善芯片的外量子效率，提高芯片的发光效率。

在本实施例中，金属氧化物薄膜的周期数可以为2个～40个，优选为32个，以在保证反射效果的情况下，尽量降低工艺复杂度。

具体地，金属氧化物薄膜的材料可以采用五氧化二钽(ta2o5)、二氧化锆(zro2)、三氧化二铝(al2o3)、二氧化钛(tio2)、三氧化二钛(ti2o3)、氟化镁(mgf2)或者二氧化硅(sio2)。其中，五氧化二钽的折射率为2.06，二氧化锆的折射率为1.92，三氧化二铝的折射率为1.77，二氧化钛和三氧化二钛的折射率为2.35，氟化镁的折射率为1.38，二氧化硅的折射率为1.46。

优选地，一个周期的金属氧化物薄膜可以包括两种材料的金属氧化物薄膜，一种材料的金属氧化物薄膜的材料采用三氧化二钛，另一种材料的金属氧化物薄膜的材料采用氟化镁。二氧化钛和氟化镁的折射率相差较大且制作方便，综合效益最好。

进一步地，用于蓝光段反射的三氧化二钛的厚度可以为50nm～60nm，如55nm；氟化镁的厚度可以为85nm～95nm，如90nm。黄光段做相应改变即可。

本发明实施例通过在绝缘层上沉积氧化硼硅，氧化硼硅的硬度远小于氧化硅，加热之后会软化，由于自身重力的作用，靠近凹槽侧壁的氧化硼硅会呈斜坡状，形成上表面中的连接端面与下水平端面之间的夹角为钝角的台阶舒缓层，有利于连接电极的铺设，增强连接电极设置的牢固性，将侧面上连接电极的厚度从水平端面上连接电极的厚度的30％提升至85％以上，可以有效避免连接电极在冷热冲击和电子迁移的影响下断开，显著提高了高压led芯片的可靠性。

本发明实施例提供了一种高压发光二极管芯片，适用于采用图1所示的制作方法制作而成。图15为本发明实施例提供的一种高压发光二极管芯片的结构示意图。参见图15，该高压发光二极管芯片包括衬底10、n型半导体层21、有源层22、p型半导体层23、绝缘层30、台阶舒缓层40、连接电极51、n型电极52和p型电极53。n型半导体层21、有源层22和p型半导体层23依次层叠在衬底10上，p型半导体层23上设有延伸至n型半导体层21的第一凹槽100，第一凹槽100内的n型半导体层21上设有延伸至衬底10的第二凹槽200，绝缘层30铺设在第二凹槽200内、以及第二凹槽200周围的n型半导体层21和p型半导体层上23。台阶舒缓层40由沉积在绝缘层30上的氧化硼硅加热软化而成，台阶舒缓层40的上表面包括上水平端面、下水平端面、以及上水平端面和下水平端面的连接端面，连接端面与下水平端面之间的夹角为钝角。连接电极51设置在台阶舒缓层40上，连接电极51的一端延伸至台阶舒缓层40周围的n型半导体层21上，连接电极51的另一端延伸至台阶舒缓层40周围的p型半导体层23上；n型电极52设置在未设置连接电极51的n型半导体层上，p型电极53设置在未设置连接电极51的p型半导体层上。

可选地，该高压发光二极管芯片还可以包括包覆层，包覆层由沉积在台阶舒缓层40上的二氧化硅形成。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。