集成增强型与耗尽型场效应管的结构及其制造方法与流程

本发明涉及半导体制造技术领域，特别是涉及一种集成增强型与耗尽型场效应管结构及其制造方法。

背景技术：

以氮化镓(gan)为代表的第三代半导体材料具有宽禁带，高电子迁移率，高击穿电压等优异特性，因此基于氮化镓材料的高电子迁移率场效应管(hemt)被广泛运用于雷达，微波通信以及高压功率器件领域。但对氮化镓材料而言，可靠的实现增强型hemt器件一直是技术难点。传统的氮化镓hemt器件在栅极电压(vgs)的控制下，沟道电流(ids)随着源漏极电压(vds)的增加而快速趋向饱和。而氮化物材料特性决定了器件沟道只可能是n型沟道，即电子作为载流子，所以栅极必须施加负电压(相对源极)才能截断沟道电流。因此，传统的氮化镓hemt器件为耗尽型晶体管。。而在很多的应用场合，例如高速震荡器，模拟数字混合电路等，往往需要使用直接耦合逻辑门电路。这种电路由耗尽型和增强型场效应管共同构成。同耗尽型管子相反，增强型场效应管的沟道在栅极零电位时处于关闭态，沟道需在栅极施加正电压后才能开启。对于氮化物而言，为了实现增强型晶体管，传统工艺须对栅极下的势垒层材料进行特殊工艺处理，而这种处理往往带来的缺点就是晶体质量的损伤，从而牺牲了器件的电学特别是高频性能。另一个方面，由于势垒层材料往往比较薄，因此处理工艺的均匀性比较难获得保证，从而造成制作出来的增强型场效应管的电学性能不一致，降低了集成电路的良率。

技术实现要素：

本发明提出一种集成增强型与耗尽型场效应管结构的制造方法，包括：

提供衬底，在所述衬底上依次形成缓冲层和势垒层，所述势垒层包括第一欧姆接触区、第二欧姆接触区和第三欧姆接触区，所述第二欧姆接触区位于所述第一欧姆接触区和第三欧姆接触区之间；

在所述势垒层上形成光刻胶层，并在所述第一欧姆接触区与第二欧姆接触区之间的光刻胶层上形成垂直于栅极的多个凹槽，；

刻蚀去除无光刻胶区域所对应位置的势垒层，形成鳍；

在第一欧姆接触区形成第一电极，在第二欧姆接触区行形成第二电极，在第三欧姆接触区上形成第三电极；

在所述第一电极和第二电极之间的势垒层上形成第一栅极，在所述第二电极和第三电极上的势垒层上形成第二栅极。

在一个实施例中，所述第一电极为源极、所述第二电极为源漏共享极，所述第三电极为漏极。

在一个实施例中，所述鳍的宽度为10nm-100nm。

在一个实施例中，所述第一栅极横跨所有的凹槽和鳍。

在一个实施例中，所述第一栅极位于凹槽内的部分与所述缓冲层相接触。

在一个实施例中，所述第一栅极包围所述鳍的顶面以及相对的两个侧面。

在一个实施例中，在所述鳍上形成包裹鳍的顶面和相对两个侧面的介质层。

在一个实施例中，在所述第二欧姆接触区和第三欧姆接触区之间也可以形成鳍型结构，第二栅极横跨所有的凹槽和鳍。

相应的，本发明提出一种集成增强型与耗尽型场效应管的结构，包括：

衬底和位于所述衬底上的缓冲层；

位于所述缓冲层上的势垒层，所述势垒层包括第一欧姆接触区、第二欧姆接触区和第三欧姆接触区，所述第二欧姆接触区位于所述第一欧姆接触区和第三欧姆接触区之间，所述第一欧姆接触区与第二欧姆接触区之间包括垂直于栅极的多个凹槽和多个鳍；

位于所述第一欧姆接触区的第一电极、位于所述第二欧姆接触区的第二电极和位于所述第三欧姆接触区的第三电极；

位于所述第一电极与第二电极之间的第一栅极和位于所述第二电极和第三电极之间的第二栅极。

在本发明中，所述第一电极、第一栅极和第二电极构成增强型晶体管，所述第二电极、第二栅极和第三电极构成传统的耗尽型晶体管。本发明将增强型晶体管和耗尽型晶体管集成在一个单元中，为实现单片集成高速数字/模拟混合信号射频电路奠定了基础。

附图说明

图1为一个实施例提出的鳍型场效应管的结构图；

图2为沿着第一栅极的纵长方向的截面图。

图3是一个实施例提出的鳍型场效应管制造方法流程图；

图4-图8为表示制造一个实施例的鳍型场效应管的示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的集成增强型与耗尽型场效应管的结构及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明中，在“形成在另一层上的层”中，可以意味着在另一层上方形成层，但不一定层与另一层直接物理或电接触(例如，可以存在一个或多个其他层在两层之间)。然而，在一些实施例中，“在......上形成”可以表示层与另一层的顶面的至少一部分直接物理接触。

一个实施例提供的集成增强型与耗尽型场效应管的结构如图1所示，包括衬底1、位于衬底100上的缓冲层102和位于缓冲层120上的势垒层140，所述势垒层140上设有第一电极160、第二电极180和第三电极200，所述第二电极180位于所述第一电极160和第三电极200之间，所述第一电极160、第二电极180和第三电极200均与所述势垒层140形成欧姆接触。所述势垒层140与所述第一电极160接触的区域为第一欧姆接触区，所述势垒层140与所述第二电极180接触的区域为第二欧姆接触区，所述势垒层140与所述第三电极200接触的区域为第三欧姆接触区。所述势垒层140与所述缓冲层120的界面处存在二维电子气，由势垒层140与缓冲层120之间的压电应变效应而产生。所述二维电子气具有高电子迁移率和高电子密度，可以作为导电沟道使器件导通。

所述衬底100材料可以是碳化硅、蓝宝石、硅等。所述缓冲层120可以是高质量的氮化镓材料，厚度大于0.3微米。所述势垒层140可以是三元或者四元的氮化物化合物半导体合金，例如algan、ingan等，厚度为10nm-100nm。在本实施例中，所述衬底100为碳化硅衬底、所述缓冲层120为gan缓冲层，所述势垒层140为algan势垒层。所述第一电极160为源极、第三电极200为漏极，第二电极180为源漏共享极。所述第一电极160、第二电极180和第三电极200可以为ti，pt，au，w，ni中的任意一种或多种金属的组合。

所述第一电极160与第二电极180之间设有第一栅极260，所述第二电极180和第三电极200之间设有第二栅极280。所述第一欧姆接触区与所述第二欧姆接触区之间包括垂直于所述第一栅极260的多个凹槽220和多个鳍(fin)240。所述第一栅极260横跨所有凹槽220和鳍240，即所述第一栅极260的一部分位于所述凹槽220内，另一部分包围所述鳍240的顶面以及相对的两个侧面，使所述第一栅极260与所述鳍240形成立体肖特基接触。所述第二栅极280位于所述势垒层140上，与所述势垒层140形成肖特基接触。

图2是所述鳍与第一栅极接触的截面图，通过图2可以更加直观的了解所述第一栅极形状和结构。所述第一栅极260位于凹槽220内的部分直接与所述缓冲层120接触，还有一部分包围所述鳍240的顶面以及相对的两个侧面，形成门框形的结构。由于所述第一栅极260与所述鳍240形成立体接触，相比于第二栅极280与所述势垒层140的平面接触，存在更宽大的肖特基耗尽层，提高截至门限电压。当鳍的宽度足够小的时候，栅极再不施加电压的情况下，也可以将沟道里的二维电子气完全截断，而当栅极施加正向电压的时候，沟道才开始导通，这样就实现增强型场效应管。为了将二维电子气截断，所述鳍240的宽度w需要足够小，可以是10nm-100nm，需要根据实际栅极金属种类以及外延结构参数决定。

在本实施例中，所述第二栅极280的长度l接近第一栅极区域内所有鳍的宽度之和。但是由于鳍之间存在凹槽，则第二栅极280会比所述第一栅极260短，使耗尽型晶体管与增强型晶体管的电流相匹配。此外，在另一实施例中，可以在所述第二欧姆接触区和第三欧姆接触区之间也形成鳍型结构，所述第二栅极横跨该处的凹槽和鳍，所述第二欧姆接触区和第三欧姆接触区之间鳍的宽度大于第一欧姆接触区与第二欧姆接触区之间的鳍的宽度，以保证所述第二电极、第二栅极和第三电极仍然构成耗尽型晶体管。所述第二欧姆接触区和第三欧姆接触区之间鳍的总宽度接近第一欧姆接触区与第二欧姆接触区之间的鳍的总宽度。

在其它实施例中，所述鳍240上还设有介质层，所述介质层包裹所述鳍的顶面和相对的两个侧面。所述介质层材料可以是氮化硅、氧化铝等，厚度为10nm-100nm，用于减少第一栅极260和第二栅极280的漏电。

在本发明中，所述第一电极、第一栅极和第二电极构成增强型晶体管，所述第二电极、第二栅极和第三电极构成传统的耗尽型晶体管。本发明将增强型晶体管和耗尽型晶体管集成在一个结构中，为实现单片集成高速数字/模拟混合信号射频电路奠定了基础。

相应的，本发明还提供一种集成增强型与耗尽型场效应管的结构制造方法，请参考图3-图8，所述方法包括以下步骤：

s10：提供衬底，在所述衬底上依次形成缓冲层和势垒层，所述势垒层包括第一欧姆接触区、第二欧姆接触区和第三欧姆接触区，所述第二欧姆接触区位于所述第一欧姆接触区和第三欧姆接触区之间。

具体的，所述衬底100可以为碳化硅、蓝宝石、硅衬底等，所述衬底100的厚度为50微米到1000微米，所述衬底100上可以形成缓冲层120。所述缓冲层120可以是高质量的氮化镓材料，厚度大于0.3微米。所述缓冲层120上可以形成势垒层140，所述势垒层140可以是三元或者四元的氮化物化合物半导体合金，例如algan、ingan等，厚度为10nm-100nm。所述衬底100、缓冲层120和势垒层140形成的结构如图4所示。所述势垒层140与所述缓冲层120的界面处存在二维电子气，由势垒层140与缓冲层120之间的压电应变效应而产生。所述二维电子气具有高电子迁移率和高电子密度，可以作为导电沟道使器件导通。所述势垒层140包括第一欧姆接触区110、第二欧姆接触区130和第三欧姆接触区150，用于与后续形成的电极形成欧姆接触。所述第二欧姆接触区130位于所述第一欧姆接触区110和第三欧姆接触区150之间。

s20：在所述势垒层上形成光刻胶层，并通过电子束直写或者深紫外光刻的方法，再所述第一欧姆接触区与第二欧姆接触区之间的光刻胶层上形成垂直于栅极的多个凹槽。

具体的，在所述势垒层140上涂覆一层光刻胶，形成光刻胶层170，涂覆的厚度大于0.1微米。所述光刻胶层170形成后，采用曝光、显影的方式在所述第一欧姆接触区110与第二欧姆接触区130之间的光刻胶层上定义出包括垂直于电极的多个凹槽220的图案，形成的图案如图5所示。所述凹槽220彼此之间相互平行，所述凹槽220的宽度为10nm-100nm，每个凹槽220的宽度可以相等，也可以不相等。所述凹槽220之间的间距为10nm-100nm。所述凹槽220之间的间距可以相等也可以不相等，所述曝光显影的过程可以采用深紫外光刻的方法，或者通过电子束光刻(ebl)的方式实现。

s30：去除无光刻胶区域所对应位置的势垒层，形成鳍。

具体的，可以采用含氯气体的rie/icp工艺对形成的结构进行刻蚀。凹槽220由于没有光刻胶覆盖，其下方对应位置的势垒层140会被刻蚀，在本发明中，需要将此位置的势垒层140完全去除。其它有光刻胶覆盖的区域，因为光刻胶作为掩膜从而阻挡了刻蚀。在刻蚀结束后，剩余的光刻胶可以通过湿法溶解结合氧等离子体反应加以去除，从而在势垒层140上形成如图6所示的鳍型结构。所述鳍240位于所述凹槽220之间，所述鳍240的宽度就是前述的凹槽220之间的间距。

此外，在上述过程中，可以一并实现器件的隔离。具体的，在光刻胶曝光显影后，形成隔离区域，所述隔离区域无光刻胶覆盖，在刻蚀时，会一并将隔离区域的势垒层刻蚀，实现不同器件之间的隔离。

s40：在第一欧姆接触区形成第一电极，在第二欧姆接触区行形成第二电极，在第三欧姆接触区上形成第三电极。

具体的，如图7所示，所述第一电极160、第二电极180和第三电极200彼此相互平行，并与所述势垒层140形成欧姆接触。可以通过金属蒸镀的方法形成所述第一电极160、第二电极180和第三电极200。形成所述电极的工艺是本领域的公知技术，此处不再进行更多的阐述。所述第一电极160、第二电极180和第三电极200可以为ti，pt，au，w，ni中的任意一种或多种金属的组合。所述第一电极160可以是源极、所述第三电极200可以是漏极，所述第二电极180是源漏共享极，或者第一电极160是漏极，第三电极200是源极，第二电极180是源漏共享极。

s50：在所述第一电极和第二电极之间的势垒层上形成第一栅极，在所述第二电极和第三电极上的势垒层上形成第二栅极。

具体的，如图8所示，所述第一电极160与第二电极180之间的势垒层为鳍型势垒层，再此基础上形成的第一栅极260为立体栅，所述第一栅极260横跨所有的凹槽220和鳍240，所述第一栅极260的一部分位于所述凹槽220内，与所述缓冲层120相接触，另一部分包围所述鳍240的顶面以及相对的两个侧面。所述第二栅极260与所述势垒层140为平面接触。所述第一栅极260与第二栅极280可以为ti，pt，au，w，ni中的任意一种或多种金属的组合。可以采用金属蒸镀的方法形成所述第一栅极260与第二栅极280。形成所述栅极的工艺是本领域的公知技术，此处不再进行更多的阐述。在本实施例中，为使形成的耗尽型晶体管与增强型晶体管的电流相匹配，所述第二栅极280的长度l接近所有所述鳍的宽度之和。由于鳍之间存在凹槽，则第二栅极280比所述第一栅极260短。

在另一实施例中，在所述第二欧姆接触区和第三欧姆接触区之间也形成鳍，所述第二栅极横跨该处的凹槽和鳍，所述第二欧姆接触区和第三欧姆接触区之间鳍的宽度大于第一欧姆接触区与第二欧姆接触区之间的鳍的宽度，以保证所述第二电极、第二栅极和第三电极仍然构成耗尽型晶体管。第二欧姆接触区和第三欧姆接触区之间鳍的总宽度接近第一欧姆接触区与第二欧姆接触区之间的鳍的总宽度。所述第二欧姆接触区和第三欧姆接触区之间形成鳍的方法与第一欧姆接触区与第二欧姆接触区形成鳍的方法相同。

此外，为实现不同器件的隔离，还可以在势垒层形成后，对隔离区域进行离子注入，定义出隔离区域，然后在对离子注入区域进行刻蚀，以去除离子注入的部分。

在其它实施例中，在形成栅极之前，采用化学气相沉积的方法在所述鳍上形成介质层，所述介质层包裹所述鳍的顶面和相对的两个侧面。所述介质层可以是氮化硅、氧化铝等，用来减少栅极的漏电。

在栅极金属沉积完毕以后，还需要对本结构进行表面介质层钝化以及金属互联的工艺，例如将第二栅极同第二公共源/漏极相连，作为信号输出，将第一栅极作为信号输入，就形成了一个直接耦合场效应管逻辑门电路，可以作为构成环形震荡器的基本单元。这里的表面钝化和金属互联工艺属于标准工艺知识，这里就不再详细阐述。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。