薄膜晶体管阵列基板制造方法与流程

本发明涉及液晶显示技术领域，特别是涉及一种薄膜晶体管阵列基板制造方法。

背景技术：

液晶显示装置具有画质好、体积小、重量轻、低驱动电压、低功耗、无辐射和制造成本相对较低的优点，在平板显示领域占主导地位，广泛应用于液晶电视、移动电话、个人数字助理(pda)、数字相机、计算机屏幕或笔记本电脑屏幕等电子设备中。

随着面板行业的不断发展，对液晶显示面板有窄边框、高开口率、高亮度、高分辨率等参数提出了越来越高的要求，面板的制造也面临新的挑战。一般来说，薄膜晶体管阵列基板要实现高开口率和高分辨率，需要保证到导电层和金属层(例如像素电极和漏极)之间的接触电阻的大小，如果接触电阻过大就会导致薄膜晶体管充电不足，使得画面出现异常。目前，为了减小接触电阻，一般有三种方式：第一，将绝缘层的开口变大，增加导电层与金属层的接触面积，但对阵列基板的开口率影响较大；第二，增设保护层，但会增加阵列基板的厚度；第三，将金属层的材料由铝更换为铜，但会导致生产成本大幅提高。

技术实现要素：

本发明的目的是提供一种可降低接触电阻，且能保证高开口率、高分辨率和低成本的薄膜晶体管阵列基板制造方法。

本发明实施例提供一种薄膜晶体管阵列基板制造方法，包括以下步骤：

提供基板，在该基板上形成第一金属层，并对该第一金属层进行图案化处理，以形成间隔设置的栅极和第一电极；

形成覆盖该基板、该栅极和该第一电极的第一绝缘层，并在该第一绝缘层上依次形成半导体层、源极和漏极，该半导体层、该源极和该漏极对应该栅极而设；

在该第一绝缘层、该源极、该漏极以及露出在该源极和该漏极之间的半导体层的位置之上形成第二绝缘层，并在该第二绝缘层上对应该漏极的位置形成第一接触孔，以使该漏极的上表面的一部分从该第一接触孔露出；

对该漏极的上表面进行粗糙化处理，使该漏极的上表面露出该第一接触孔的部分形成粗糙面；

在该第二绝缘层上形成第二电极，该第二电极穿过该第一接触孔与该漏极电性连接。

本发明还公开一种薄膜晶体管阵列基板制造方法，包括以下步骤：

提供基板，在该基板上形成第一金属层，并对该第一金属层进行图案化处理，以形成间隔设置的栅极；

形成覆盖该基板、该栅极的第一绝缘层，并在该第一绝缘层上依次形成半导体层、源极和漏极，该半导体层、该源极和该漏极对应该栅极而设；

在该第一绝缘层、该源极、该漏极以及露出在该源极和该漏极之间的半导体层的位置之上形成第二绝缘层，并在该第二绝缘层上对应该漏极的位置形成第一接触孔，以使该漏极的上表面的一部分从该第一接触孔露出；

对该漏极的上表面进行粗糙化处理，使该漏极的上表面露出该第一接触孔的部分形成粗糙面；

在该第二绝缘层上形成相互绝缘间隔设置的第一电极和第二电极，该第二电极穿过该第一接触孔与该漏极电性连接。

其中一实施例中，该形成第一接触孔的步骤中，同时形成贯穿该第一绝缘层和该第二绝缘层的第二接触孔，以露出该栅极的一部分；该对漏极的上表面进行粗糙化处理的同时，对露出该第二接触孔的该栅极的上表面进行粗糙化处理；该薄膜晶体管阵列基板制造方法还包括在该第二绝缘层上形成扫描线，该扫描线穿过该第二接触孔与该栅极电性连接。

其中一实施例中，该形成第一接触孔的步骤具体为，通过光罩遮蔽该第二绝缘层的一部分，以对该第二绝缘层进行曝光、显影，然后对第二绝缘层进行蚀刻，由此在该第二绝缘层上形成第一接触孔。

本发明还公开一种薄膜晶体管阵列基板制造方法，包括以下步骤：

提供基板，在该基板上形成第一金属层，并对该第一金属层进行图案化处理，以形成栅极；

形成覆盖该基板、该栅极的第一绝缘层，并在该第一绝缘层上依次形成半导体层、源极和漏极，该半导体层、该源极和该漏极对应该栅极而设；

在该第一绝缘层、该源极、该漏极以及露出在该源极和该漏极之间的半导体层的位置之上形成第二绝缘层，在该第二绝缘层上形成第一电极，然后在该第一电极和露出的第二绝缘层上覆盖第三绝缘层，并在该第二绝缘层和该第三绝缘层上对应该漏极的位置形成第三接触孔，以使该漏极的上表面的一部分从该第三接触孔露出；

对该漏极的上表面进行粗糙化处理，使该漏极的上表面露出该第三接触孔的部分形成粗糙面；

在该第二绝缘层上形成第二电极，该第二电极穿过该第三接触孔与该漏极电性连接。

其中一实施例中，该形成第三接触孔的步骤中，同时形成贯穿该第一绝缘层、该第二绝缘层和该第三绝缘层的第二接触孔，以露出该栅极的一部分；该对该漏极的上表面进行粗糙化处理的同时，对露出该第二接触孔的该栅极的上表面进行粗糙化处理；该薄膜晶体管阵列基板制造方法还包括在第二绝缘层上形成扫描线，该扫描线穿过该第二接触孔与该栅极电性连接。

其中一实施例中，该形成第三接触孔的步骤具体为，通过光罩遮蔽该第三绝缘层的一部分，以对该第二绝缘层和该第三绝缘层进行曝光、显影，然后对该第二绝缘层和该第三绝缘层进行蚀刻，由此在该第二绝缘层和该第三绝缘层上形成该第三接触孔。

其中一实施例中，该对该漏极的上表面进行粗糙化处理的步骤具体为通过电离成离子态的惰性气体氩气在电场作用下轰击露出该第一接触孔的漏极。

其中一实施例中，在该第一绝缘层上形成半导体层、源极和漏极的步骤中，还在该半导体层上形成半导体硅层。

其中一实施例中，该对第一金属层进行图案化处理的步骤具体为，先通过光罩遮蔽该第一金属层的一部分，以对该第一金属层进行曝光、显影，然后对该第一金属层进行蚀刻，由此形成该栅极和该第一电极或者形成该栅极。

本发明提供的薄膜晶体管阵列基板制造方法，通过对漏极的上表面进行粗糙化处理，使得漏极的上表面形成粗糙面，在第二电极与漏极电性连接时，其间的接触面积大大增加，由此降低了第二电极与漏极之间的接触电阻，而又能保证薄膜晶体管阵列基板的高开口率、高分辨率和低成本。

附图说明

图1至图6为本发明第一实施例的薄膜晶体管阵列基板制造方法的示意图；

图7至图10为本发明第二实施例的薄膜晶体管阵列基板制造方法的示意图；

图11至图14为本发明第三实施例的薄膜晶体管阵列基板制造方法示意图；

图15为现有薄膜晶体管阵列基板与本发明制造的薄膜晶体管阵列基板的接触电阻比较示意图。

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术方式及功效，以下结合附图及实施例，对本发明的具体实施方式、结构、特征及其功效，详细说明如后。

第一实施例

本发明第一实施例的薄膜晶体管阵列基板制造方法包括：

s11，如图1所示，提供基板100，在该基板100上形成第一金属层，并对第一金属层进行图案化处理，以形成间隔设置的栅极112和第一电极114。具体地，对第一金属层进行图案化处理时，先通过光罩遮蔽第一金属层的一部分，以对第一金属层进行曝光、显影，然后对第一金属层进行蚀刻，由此形成栅极112和第一电极114。具体地，第一电极114可为公共电极。基板100可为玻璃基板或透明的塑料基板。

s13，如图2所示，形成覆盖基板100、栅极112和第一电极114的第一绝缘层120，并在第一绝缘层120上依次形成半导体层130、半导体硅层140、源极152和漏极154，半导体层130、半导体硅层140、源极152和漏极154对应栅极112而设。具体地，形成半导体层130、半导体硅层140、源极152和漏极154时，先在第一绝缘层120上形成覆盖第一绝缘层120的非晶硅层，再通过曝光、显影的光罩制程对非晶硅层进行图案化处理，形成与栅极112位置对应的半导体层130；然后通过光罩制程形成两个间隔设置的半导体硅层140；在半导体硅层140上形成第二金属层，第二金属层还覆盖第一绝缘层120，并对第二金属层进行图案化处理：通过光罩遮蔽第二金属层的一部分，以对第二金属层进行曝光、显影，然后对第二金属层进行蚀刻，由此形成相互绝缘间隔设置的源极152和漏极154。可以理解，也可同时对半导体硅层130和第二金属层进行图案化处理，在此不做限制。可以理解，半导体硅层140也可省略，直接在半导体层130上形成源极152和漏极154。

s15，如图3所示，在第一绝缘层120、源极152、漏极154以及露出在源极152和漏极154之间的半导体层130之间的位置之上形成第二绝缘层160，并在第二绝缘层160上对应漏极154的位置形成第一接触孔162，以使漏极154的上表面的一部分从第一接触孔162露出。具体地，通过光罩遮蔽第二绝缘层160的一部分，以对第二绝缘层160进行曝光、显影，然后对第二绝缘层进行蚀刻，由此在第二绝缘层160上形成第一接触孔162。

s17，对漏极154的上表面156进行粗糙化处理，使漏极154的上表面156露出第一接触孔162的部分形成粗糙面。具体地，通过电离成离子态的惰性气体氩气(ar)在电场作用下轰击露出第一接触孔162的漏极154(即ar-treatment)，这样可使漏极154的上表面156变得凹凸不平，增加了其接触面积。

s19，如图4所示，在第二绝缘层160上形成第二电极170，第二电极170穿过第一接触孔162与漏极154电性连接。这样，通过对漏极154的上表面156进行粗糙化处理，使得漏极154的上表面156形成粗糙面，在第二电极170与漏极154电性连接时，其间的接触面积大大增加，由此降低了第二电极170与漏极154之间的接触电阻，而又能保证薄膜晶体管阵列基板的高开口率、高分辨率和低成本。具体地，形成第二电极170时，先在第二绝缘层160上形成导电层，然后通过曝光、显影、蚀刻的光罩制程形成第二电极170。第二电极170可为像素电极。

如图5所示，在上述步骤s15中，还可在形成第一接触孔162的同时形成贯穿第一绝缘层120和第二绝缘层160的第二接触孔164，以露出栅极112的一部分。对应地，在上述步骤s17中，对露出第二接触孔164的栅极112的上表面113进行粗糙化处理，具体可同样通过电离成离子态的惰性气体氩气(ar)在电场作用下轰击露出第二接触孔164的栅极112，在栅极112的上表面113形成粗糙面。如图6所示，在上述步骤s19中，可对应在形成第二电极170的同时形成扫描线190，扫描线190穿过第二接触孔164与栅极112电性连接，当然，扫描线190也可在形成第二电极170之前或之后形成。这样，通过对栅极112的上表面113进行粗糙化处理，使得栅极112的上表面113形成粗糙面，在扫描线190与栅极112电性连接时，其间的接触面积大大增加，由此降低了扫描线190与栅极112之间的接触电阻。

可以理解，本发明的薄膜晶体管阵列基板制造方法中，既可对漏极154的上表面156和栅极112的上表面113都做粗糙化处理，也可只对漏极154的上表面156和栅极112的上表面113其中的一个做粗糙化处理，在此不作限制。

如图15所示，通过本发明的薄膜晶体管阵列基板制造方法制造薄膜晶体管阵列基板，由于采用ar-treatment对第一金属层和/或第二金属层进行粗糙化处理，其金属层与导电层之间的接触电阻比现有技术降低了6-8％。

第二实施例

本发明第二实施例的薄膜晶体管阵列基板制造方法包括：

s21，如图7所示，提供基板100，在该基板100上形成第一金属层，并对第一金属层进行图案化处理，以形成栅极112。具体地，对第一金属层进行图案化处理时，先通过光罩遮蔽第一金属层的一部分，以对第一金属层进行曝光、显影，然后对第一金属层进行蚀刻，由此形成栅极112。基板100可为玻璃基板或透明的塑料基板。

s23，如图8所示，形成覆盖基板100、栅极112的第一绝缘层120，并在第一绝缘层120上依次形成半导体层130、源极152和漏极154，半导体层130、源极152和漏极154对应栅极112而设。具体地，形成半导体层130、源极152和漏极154时，先在第一绝缘层120上形成覆盖第一绝缘层120的非晶硅层，再通过曝光、显影的光罩制程对非晶硅层进行图案化处理，形成与栅极112位置对应的半导体层130；在半导体层130上形成第二金属层，第二金属层还覆盖第一绝缘层120，并对第二金属层进行图案化处理：通过光罩遮蔽第二金属层的一部分，以对第二金属层进行曝光、显影，然后对第二金属层进行蚀刻，由此形成相互绝缘间隔设置的源极152和漏极154。

s25，如图9所示，在第一绝缘层120、源极152、漏极154以及露出在源极152和漏极154之间的半导体层130的位置之上形成第二绝缘层160，在第二绝缘层160上形成第一电极114，然后在第一电极114和露出的第二绝缘层160上覆盖第三绝缘层180，并在第二绝缘层160和第三绝缘层180上对应漏极154的位置形成第三接触孔166，以使漏极154的上表面的一部分从第三接触孔166露出。具体地，通过光罩遮蔽第三绝缘层180的一部分，以对第二绝缘层160和第三绝缘层180进行曝光、显影，然后对第二绝缘层160和第三绝缘层180进行蚀刻，由此在第二绝缘层160和第三绝缘层180上形成第三接触孔166。并且，第一电极114也可通过光罩制程形成。第一电极114可为公共电极。

s27，对漏极154的上表面156进行粗糙化处理，使漏极154的上表面156露出第三接触孔166的部分形成粗糙面。具体地，通过电离成离子态的惰性气体氩气(ar)在电场作用下轰击露出第三接触孔166的漏极154(即ar-treatment)，这样可使漏极154的上表面156变得凹凸不平，增加了其接触面积。

s29，如图10所示，在第三绝缘层180上形成第二电极170，第二电极170穿过第三接触孔166与漏极154电性连接。这样，通过对漏极154的上表面156进行粗糙化处理，使得漏极154的上表面156形成粗糙面，在第二电极170与漏极154电性连接时，其间的接触面积大大增加，由此降低了第二电极170与漏极154之间的接触电阻，而又能保证薄膜晶体管阵列基板的高开口率、高分辨率和低成本。具体地，形成第二电极170时，先在在第三绝缘层180上形成导电层，然后通过曝光、显影、蚀刻的光罩制程形成第二电极170。第二电极170可为像素电极。

可以理解，本实施例中，与第一实施例类似，也可对栅极112进行粗糙化处理，使栅极112和扫描线之间的接触面积增大，在此不再赘述。

可以理解，本实施例中，半导体层130上也可设置半导体硅层140。

第三实施例

本发明第三实施例的薄膜晶体管阵列基板制造方法包括：

s31，如图11所示，提供基板100，在该基板100上形成第一金属层，并对第一金属层进行图案化处理，以形成栅极112。具体地，对第一金属层进行图案化处理时，先通过光罩遮蔽第一金属层的一部分，以对第一金属层进行曝光、显影，然后对第一金属层进行蚀刻，由此形成栅极112。具体地，基板100可为玻璃基板或透明的塑料基板。

s33，如图12所示，形成覆盖基板100、栅极112的第一绝缘层120，并在第一绝缘层120上依次形成半导体层130、源极152和漏极154，半导体层130、源极152和漏极154对应栅极112而设。具体地，形成半导体层130、源极152和漏极154时，先在第一绝缘层120上形成覆盖第一绝缘层120的非晶硅层，再通过曝光、显影的光罩制程对非晶硅层进行图案化处理，形成与栅极112位置对应的半导体层130；在半导体层130上形成第二金属层，第二金属层还覆盖第一绝缘层120，并对第二金属层进行图案化处理：通过光罩遮蔽第二金属层的一部分，以对第二金属层进行曝光、显影，然后对第二金属层进行蚀刻，由此形成相互绝缘间隔设置的源极152和漏极154。

s35，如图13所示，在第一绝缘层120、源极152、漏极154以及露出在源极152和漏极154之间的半导体层130的位置之上形成第二绝缘层160，并在第二绝缘层160上对应漏极154的位置形成第一接触孔162，以使漏极154的上表面的一部分从第一接触孔162露出。具体地，通过光罩遮蔽第二绝缘层160的一部分，以对第二绝缘层160进行曝光、显影，然后对第二绝缘层进行蚀刻，由此在第二绝缘层160上形成第一接触孔162。

s37，对漏极154的上表面156进行粗糙化处理，使漏极154的上表面156露出第一接触孔162的部分形成粗糙面。具体地，通过电离成离子态的惰性气体氩气(ar)在电场作用下轰击露出第一接触孔162的漏极154(即ar-treatment)，这样可使漏极154的上表面156变得凹凸不平，增加了其接触面积。

s39，如图14所示，在第二绝缘层160上形成相互绝缘间隔设置的第一电极114和第二电极170，第二电极170穿过第一接触孔162与漏极154电性连接。这样，通过对漏极154的上表面156进行粗糙化处理，使得漏极154的上表面156形成粗糙面，在第二电极170与漏极154电性连接时，其间的接触面积大大增加，由此降低了第二电极170与漏极154之间的接触电阻，而又能保证薄膜晶体管阵列基板的高开口率、高分辨率和低成本。具体地，形成第一电极114和第二电极170时，先在第二绝缘层160上形成导电层，然后通过曝光、显影、蚀刻的光罩制程形成第一电极114和第二电极170。第一电极114可为公共电极，第二电极170可为像素电极。

可以理解，本实施例中，与第一实施例类似，也可对栅极112进行粗糙化处理，使栅极112和扫描线之间的接触面积增大，在此不再赘述。

可以理解，本实施例中，半导体层130上也可设置半导体硅层140。

以上仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。