用于半导体器件的通孔的制作方法

本文件要求授予Cowell等人的名称为“Variable Resistance Flat Top Vias and Related Methods(可变电阻平顶通孔及相关方法)”的美国临时专利申请62/503,815的提交日期的权益，该申请提交于2017年5月9日，该申请的公开内容据此全文以引用方式并入本文。

技术领域

本文件的各方面整体涉及用于半导体器件的通孔，诸如用于形成各种器件之间的电连接的具有平顶的通孔。更具体的实施方式涉及具有可变电阻的通孔。

背景技术：

传统上，互连已结合在半导体器件内，以形成器件内的电连接以及器件与外部器件之间的电连接。互连已包括引线接合、导电布线、倒装芯片和通孔。通孔用于形成贯穿硅晶圆或管芯的电连接。

技术实现要素：

用于半导体器件的通孔的实施方式可包括保形地沉积在通孔内且可凹进在通孔内的第一钨层，以及沉积到第一钨层上方的凹槽中的第二钨层。由第二钨层形成的平面可基本上平行于与在横截面中所观察到的通孔的最长尺寸基本上垂直地对准的平面。

通孔的实施方式可包括下列各项中的一项、全部或任一项：

第二钨层的深度可小于通孔的宽度的一半。

第一衬垫可耦接到第一钨层。

第二衬垫可耦接在第二钨层与第一钨层之间。

第二衬垫可包括氮化钛或氮化钽。

第二衬垫的材料可包括比钨更高的有效电阻。

第一钨层可直接耦接到第二钨层。

用于半导体器件的通孔的实施方式可包括耦接到通孔的表面的第一部分的第一衬垫、耦接到第一衬垫的第一层、耦接到通孔的表面的第二部分且耦接到第一层的第二衬垫、以及耦接到第二衬垫的第二层。第二衬垫的材料可具有与第二层的材料不同的有效电阻。

通孔的实施方式可包括下列各项中的一项、全部或任一项：

第一层可为钨。

第二层可为钨。

第二层可沉积到第一层的凹槽中。

第二层可小于通孔的一半宽度。

由第二钨层形成的平面可基本上平行于与通孔的最长尺寸基本上垂直地对准的平面。

用于形成通孔的方法的实施方式可包括将第一衬垫沉积在通孔的表面上，将第一钨层沉积在通孔内的第一衬垫上方，抛光第一钨层，蚀刻第一钨层的一部分以形成通孔中的凹槽，将第二衬垫沉积在第一钨层上方并进入凹槽中，将第二钨层沉积在第二衬垫上方并进入凹槽中，以及抛光第二钨层。

用于形成通孔的方法的实施方式可包括以下各项中的一者、全部或任一者：

可使用化学气相沉积来沉积第二钨层。

由第二钨层形成的平面可基本上平行于与通孔的最长尺寸基本上垂直地对准的平面。

第二衬垫的材料可被配置为调节通孔的有效电阻。

第二衬垫可包括氮化钛或氮化钽。

第二衬垫的材料可包括比钨更高的有效电阻。

第二钨层之中可不包括接缝。

对于本领域的普通技术人员而言，通过具体实施方式以及附图并通过权利要求书，上述以及其他方面、特征和优点将会显而易见。

附图说明

将在下文中结合附图来描述各实施方式，其中类似标号表示类似元件，并且：

图1是通孔的第一实施方式的横截面侧视图；

图2是具有与图1的通孔类似的结构的三个通孔的横截面侧视图；

图3是通孔的第二实施方式的横截面侧视图；以及

图4A至图4D是用于形成图3的通孔的方法的横截面侧视图。

具体实施方式

本公开、其各方面以及实施方式并不限于本文所公开的具体部件、组装工序或方法元素。本领域已知的与预期通孔符合的许多另外的部件、组装工序和/或方法元素将显而易见地能与本公开的特定实施方式一起使用。因此，例如，尽管本实用新型公开了特定实施方式，但是此类实施方式和实施部件可包括与预期操作和方法符合的本领域已知用于此类通孔以及实施部件和方法的任何形状、尺寸、样式、类型、模型、版本、量度、浓度、材料、数量、方法元素、步骤等。

参见图1，示出了通孔的第一实施方式的横截面侧视图。通孔2可延伸穿过半导体器件的层4。半导体器件的层4可以以非限制性示例的形式包括层间介电材料。通孔可包括导电层。导电层可为任何金属或金属合金，并且在特定实施方式中包括钨。虽然本申请主要涉及包括钨层14的通孔，但应当理解，可不使用钨，而是使用替代导电材料来代替本公开通篇使用的钨。在各种实施方式中，通孔2可包括衬垫材料6，该衬垫材料耦接到钨层14并且耦接到半导体器件的层4与通孔2之间的表面22。在各种实施方式中，钨层14可保形地沉积在通孔内，这意味着钨层以恒定速率沉积在通孔的所有表面上。这种沉积可通过化学气相沉积(CVD)进行。在图1所示的实施方式中，在通孔的中间留下接缝8，因为钨从通孔的形状的外部朝内部沉积到通孔。可通过使用保形沉积工艺固有地形成钨层14中的接缝8。接缝8的尺寸及其在通孔内的位置取决于通孔的几何形状(高度对宽度等)。可通过化学机械抛光或回蚀形成的钨层14的表面12可包括凹槽10，或可相对于已形成通孔2的层4的总高度凹进。

用于形成图1所示的通孔的方法可包括将衬垫6沉积在层4内所形成的通孔的表面22以及通孔的底部24表面上。虽然衬垫有利于钨层14粘附到半导体器件的层4，但在通孔包括钨以外的材料的实施方式中，该方法可不包括形成通孔内的衬垫。

用于形成图1所示的通孔的方法包括将钨层14沉积在通孔2内的第一衬垫6上方。在各种实施方式中，钨层14可保形地沉积在通孔2内。这种保形沉积可包括使用CVD来沉积钨层。以这种方式沉积钨层14会造成接缝8沿着钨层的中间向下形成，如此前所述。在各种实施方式中，将钨层14沉积在通孔2中会造成钨层溢出通孔并流到半导体器件的层4上。在此类实施方式中，通过化学机械抛光(CMP)工艺或通过钨回蚀工艺来移除钨层的溢出部分。此类工艺可加重通孔的表面12的不均匀性或粗糙度，因为通孔内部存在接缝8会造成与半导体器件的周围层4上的钨相比，通孔2中的该位置处的钨层14具有更大的移除速率。因此，该接缝可在钨层14的一部分中或整个表面12中产生凹槽10或凹陷，如图1所示。

在与通孔2形成电连接时，凹槽10可能造成问题。参见图2，示出了与图1的通孔类似的三个通孔的横截面侧视图照片。为了建立可靠的电连接，可将一个或多个金属层16沉积在通孔18上方。如图2所示，在沉积所述一个或多个金属层16之后，通孔上方的所述一个或多个金属层16的表面20会因为通孔中的凹槽、颗粒结构和接缝而相应地较粗糙且不均匀。由于所述一个或多个金属层的表面20不均匀，通孔18通常可能无法与金属层、薄膜或其他类型的半导体部件形成可靠的接触。这种情形可造成更高电阻器件或者短期或长期器件可靠性问题。

参见图3，示出了通孔的另一个实施方式的横截面侧视图。如图所示，通孔26延伸穿过半导体器件的层28。半导体器件的层28可以以非限制性示例的形式包括层间介电材料。在各种实施方式中，通孔可包括第一衬垫30，该第一衬垫耦接到通孔26的表面34的第一部分32。第一衬垫30可包括任何金属或金属合金，并且在特定实施方式中可以以非限制性示例的形式包括钛、氮化钛、钽、氮化钽或它们的任何组合。虽然图3所示的实施方式示出了第一衬垫30仅覆盖通孔26的表面34的第一部分32，但在其他实施方式中，第一衬垫可覆盖通孔26的整个表面34。

如图所示，通孔包括保形地沉积在通孔内的第一钨层36。如本文此前所述，第一钨层可另选地为包含任何其他导电材料(包括任何金属或金属合金)的层。在通孔26包括第一衬垫30的实施方式中，第一钨层36可直接耦接到第一衬垫30。在使用不同导电材料代替钨并且不存在第一衬垫的实施方式中，导电材料的层可直接耦接到通孔26的表面34的第一部分32。可使用CVD来沉积钨层36。在图3所示的实施方式中，在通孔26的中间留下接缝38，因为钨从通孔的外部朝内部沉积到通孔。钨层36中的接缝38是保形沉积工艺的结果。

在各种实施方式中，第一钨层36可凹进在通孔26内。在各种实施方式中，凹槽40以小于通孔26的1/2宽度延伸到通孔26中。在其他实施方式中，凹槽40延伸到通孔26中的深度可比通孔的1/2宽度更深或没有那么深，具体取决于通孔的几何形状。与凹槽相邻的第一钨层36的表面42可为凹形的、凸形的、平坦的或它们的任何组合。

在各种实施方式中，通孔26可包括第二衬垫44，该第二衬垫耦接到通孔26的表面34的第二部分46并且耦接到第一钨层36。在各种实施方式中，第二衬垫44可直接耦接到第一钨层36的表面42并且耦接到层28中所形成的通孔26的表面34。在各种实施方式中，第二衬垫44可包括具有比钨(或用于代替钨的任何其他替代材料)更高的有效电阻(电阻)的材料。在其他实施方式中，第二衬垫44可包括具有比钨更低的有效电阻的材料。在特定实施方式中，第二衬垫的材料可以以非限制性示例的形式包括钛、氮化钛、钽、氮化钽或它们的任何组合。第二衬垫44可具有变化的厚度。由于第二衬垫具有与钨层相比不同的电阻特性，因此可改变第二衬垫的厚度以相应地改变通孔的电阻。例如，氮化钛的电阻基本上是钨的电阻的十倍。因此，在包括第二衬垫的情况下，只需要通过改变用于全都具有相同临界尺寸的多个通孔的第二衬垫44的厚度和材料，就可以在这些多个通孔间控制电阻。这不同于其他通孔电阻，后者希望保持通孔电阻相同，因为器件中的通孔间的临界尺寸通常在整个管芯中是相同的，以便形成最佳图案化控制并且有助于在其他工艺步骤(如CMP)中处理通孔。这样，可在硅管芯内定制通孔电阻。另外，可使用这些原理，基于电气测试结果来调节管芯上的层中的整组通孔的电阻，以补偿工艺变化或产生其他所需的性能特性。在对于填充通孔26的层而言包括钨以外的导电材料的其他实施方式中，通孔26可不必包括第二衬垫44。

仍然参见图3，在各种实施方式中，通孔26可包括沉积到第一钨层36上方的凹槽40中的第二钨层50。第二钨层50可直接耦接到第二衬垫44。这样，第二衬垫44可介于第一钨层36与第二钨层50之间。在各种实施方式中，由第二钨层50形成的平面可基本上平行于与通孔26的最长尺寸基本上垂直地对准的平面。类似地，在各种实施方式中，第二钨层50可填充通孔26的其余部分，并且在抛光工艺后，表现出与半导体层28的顶表面48基本上共同延伸和/或成平面的光滑且平坦的表面。光滑且平坦的表面可允许通孔尤其接触薄膜，诸如各种类型的SiCr薄膜或其他含金属膜。这样，可减少和/或消除因凹进的通孔与金属膜没有强连接而引起的可靠性问题。

第二钨层50的深度可变化。在各种实施方式中，第二钨层50的深度小于通孔26的一半宽度，但在各种实施方式中也可大于一半。在各种实施方式中，第二钨层50是其中没有任何接缝的连续钨层，这是以比初始通孔凹槽40小得多的高宽比填充开口的结果。

参见图4A至图4D，示出了用于形成图3的通孔的方法。具体参见图4A，该方法可包括使用本文此前所公开的与图1相关的方法形成与图1所示的通孔2类似或相同的通孔52。参见图4B，形成图3的通孔的方法可包括蚀刻第一钨层54的一部分以形成通孔52中的凹槽56。在特定实施方式中，可使用对钨具有选择性的干法蚀刻来蚀刻第一钨层，但在其他实施方式中可采用湿法蚀刻来形成第一钨层54中的凹槽56。在各种实施方式中，可移除第一钨层54的上部和第一衬垫58的上部两者，而在其他实施方式中仅移除第一钨层54的上部。在各种实施方式中，可移除通孔52的顶表面的基本上一半宽度，但是在其他实施方式中可移除得比此更多或更少。第一钨层可被蚀刻形成凹表面60，而在其他实施方式中第一钨层被蚀刻形成与凹槽56相邻的第一钨层54的表面中的平坦表面或凸表面。

参见图4C，形成图3的通孔的方法可包括将第二衬垫62沉积在第一钨层54上方并进入凹槽56中。第二衬垫62可为本文此前所公开的任何类型的衬垫，并且可以以本文此前所公开的任何厚度应用于任何表面。在其他实施方式中，且如图4C所示，第二衬垫62可沉积到通孔52的表面64，并且可使用化学气相沉积、溅镀、蒸镀或任何其他沉积工艺来沉积。在第一钨层的蚀刻期间不移除第一衬垫58的实施方式中，第二衬垫可直接耦接到第一衬垫的上部。第二衬垫62可有利于沉积在通孔52内的第二钨材料66的粘附，并且也可用作扩散阻挡层。

如图4C所示，形成图3的通孔的方法可包括将第二钨层66沉积在第二衬垫62上方并进入凹槽56中。可按照因通孔的较低高宽比而不会在其中产生接缝的方式，使用CVD将第二钨层66沉积到凹槽56中。在各种实施方式中，第二钨层66可过度填充通孔52，如图4C所示。在各种实施方式中，可限制第二钨层66的沉积以避免第二钨层过多溢出到周围半导体层上。

参见图4D，形成图3的通孔的方法可包括移除第二钨层66的溢出部分。可通过第二钨层66的抛光(诸如CMP)或回蚀来移除溢出部分。通过移除第二钨层66的溢出部分，第二钨层66的表面68(或如图4D中那样取向的上表面)为基本上水平且光滑的。因此，表面68可与半导体层72的表面70(或如图4D中那样取向的顶表面)基本上连续且水平，如图4D所示。类似地，通过抛光第二钨层66，可由第二钨层形成平面，该平面可基本上平行于与在横截面中所观察到的通孔52的最长尺寸基本上垂直地对准的平面。光滑且平坦的表面可允许通孔52尤其接触薄膜，诸如各种类型的SiCr薄膜或其他含金属膜。

虽然本申请聚焦于形成钨通孔上的平坦表面并能够改变钨通孔的有效电阻，但本领域的普通技术人员应当理解，本文所公开的通孔的元件和相关方法可应用于不包含钨的其他通孔。例如，在各种实施方式中，并非使用CVD在通孔中沉积钨层，而是可使用自下而上沉积技术(电镀或化学镀)在通孔中形成铜(或任何其他金属或导电材料)。在各种实施方式中，可完全填充通孔，然后使用CMP进行抛光，从而形成凹槽。在其他实施方式中，可不完全填充通孔，从而留下凹槽。然后可将衬垫或晶种层沉积到凹槽中。该衬垫或晶种层可具有基于衬垫的材料和厚度的不同有效电阻，该衬垫的材料和厚度起到改变通孔的有效电阻的作用。可用铜(或任何其他金属或导电材料)填充通孔的其余部分，然后通过CMP抛光成与半导体层的顶表面基本上平坦。

在其他实施方式中，并非通过抛光或蚀刻通孔的导电材料来形成通孔中的凹槽，在使用自下而上工艺填充通孔的实施方式中，最开始可仅部分地填充通孔。然后可将具有变化的有效电阻的晶种层或衬垫沉积在通孔中，并且可填充通孔的其余部分。如果需要，可抛光通孔的顶部以确保表面光滑。这样，基本上任何通孔均可形成有变化的电阻和光滑的表面，从而允许与各种部件的可靠电连接。

在各种实施方式中，通孔可包括包含TiN或TaN的第二衬垫。在其他实施方式中，通孔的第一钨层可直接耦接到通孔的第二钨层。第二钨层(或在第二层不是钨的实施方式中的第二层)可沉积到第一层的凹槽中。

用于形成通孔的方法的实施方式可包括将第一衬垫沉积在通孔的表面上，将第一钨层沉积在通孔内的第一衬垫上方，抛光第一钨层，蚀刻第一钨层的一部分以形成通孔中的凹槽，将第二衬垫沉积在第一钨层上方并进入凹槽中，将第二钨层沉积在第二衬垫上方并进入凹槽中，以及抛光第二钨层。可使用化学气相沉积来沉积第二钨层。第二衬垫的材料可被配置为调节通孔的有效电阻。在各种实施方式中，第二衬垫可包括氮化钛或氮化钽。因此，第二衬垫的材料可包括比钨更高的有效电阻。在各种实施方式中，第二钨层之中可不包括接缝。

在各种实施方式中，由第二钨层形成的平面可基本上平行于与通孔的最长尺寸基本上垂直地对准的平面。

在以上描述中提到通孔的特定实施方式以及实施部件、子部件、方法和子方法的地方，应当显而易见的是，可在不脱离其实质的情况下作出多种修改，并且这些实施方式、实施部件、子部件、方法和子方法可应用于其他通孔。