半导体器件的形成方法与流程

本发明涉及半导体制备技术领域，尤其涉及一种半导体器件的形成方法。

背景技术：

存储器件是用于存储大量数字信息的器件，近年来，工艺技术的进步和市场需求催生越来越多高密度的各种类型的存储器件，其中，非易失存储器件(non-volatilememory，nvm)在系统关闭或无电源供应时仍能保持数据信息，浮栅型存储器件就是一种非易失存储器，在浮栅型存储器件中，电荷被存储在浮栅中，它们在无电源供应的情况下仍然可以保持数据信息，所以广泛的应用于各种商业和军用电子器件和设备中。

浮栅型存储器件的形成步骤通常包括：提供衬底，所述衬底中形成有源极/漏极，所述衬底上形成有栅极结构，所述栅极结构通常包括栅氧化层、浮栅层、控制栅层构成的层叠体及围绕所述层叠体的栅介质层。在所述衬底上形成栅极结构之后，还需要形成一层覆盖所述栅极结构及所述衬底的氮氧化硅层(sion)，所述氮氧化硅层作为介质抗反射层(darc，dielectricanti-reflectioncoating)以提高后续制程的曝光分辨率，然后在所述氮氧化硅层上形成介质层。

随着半导体器件尺寸的微缩，浮栅型存储器件的相邻两个栅极结构之间的距离非常小，导致相邻两个栅极结构之间构成的开口的深宽比较大，为了保证介质层能够较好的填充相邻两个栅极结构之间构成的开口，通常都需要采用高密度等离子化学气相沉积工艺形成所述介质层，并且，为了满足更大的深宽比(例如是大于3)的填充需求，所述高密度等离子化学气相沉积工艺的功率也在逐渐增加，导致所述高密度等离子化学气相沉积工艺在填充的过程中会产生高密度、高能量的带电等离子体轰击氮氧化硅层的表面，这些带电等离子体可以穿过所述氮氧化硅层以及所述栅极结构的控制栅层和浮栅层，对栅氧化层造成不可逆的损伤，导致器件的可靠性出现问题。但若降低所述高密度等离子化学气相沉积工艺的功率，则会影响其填充能力，使得介质层中产生孔洞，后续使得形成接触孔将源极/漏极/栅极接出时，由于所述介质层中的孔洞容易产生介电击穿可能导致所述接触孔之间相连接，形成电路的短路，造成器件良率降低。

技术实现要素：

本发明的目的在于提供一种半导体器件的形成方法，能够兼顾半导体器件的可靠性和良率。

为了达到上述目的，本发明提供了一种半导体器件的形成方法，包括：

将一衬底置于反应腔内；

向所述反应腔内通入反应气体以生成氮氧化硅层于所述衬底上；

在所述氮氧化硅层达到控制要求之后，停止通入所述反应气体，以使所述氮氧化硅层表面的电荷密度大于一设定值。

可选的，所述反应气体包括含硅的第一反应气体及含氮氧的第二反应气体；或者，所述反应气体包括含硅的第一反应气体、含氮的第三反应气体及含氧的第四反应气体。

可选的，所述第一反应气体包括甲硅烷，所述第二反应气体包括一氧化二氮，且，所述第一反应气体内的甲硅烷与所述第二反应气体内的一氧化二氮的体积比大于或等于0.53。

可选的，向所述反应腔内通入所述反应气体之前，向所述反应腔内预先通入所述第二反应气体以清洁所述反应腔；或者，向所述反应腔内通入所述反应气体之前，向所述反应腔内预先通入所述第三反应气体以清洁所述反应腔；其中，所述第二反应气体或所述第三反应气体的流量大于或等于720毫升/分钟。

可选的，当所述氮氧化硅层的厚度介于140埃-160埃之间时，所述氮氧化硅层达到控制要求。

可选的，所述设定值大于或等于1.0毫库/平方厘米。

可选的，所述衬底上还形成有若干栅极结构，所述氮氧化硅层位于所述衬底上并延伸覆盖所述栅极结构。

可选的，相邻两个所述栅极结构之间构成一开口，停止通入所述反应气体之后，所述半导体器件的形成方法还包括：

采用高密度等离子化学气相沉积工艺形成介质层，所述介质层覆盖所述氮氧化硅层并填充所述开口。

可选的，所述高密度等离子化学气相沉积工艺中采用的等离子体的电性与所述氮氧化硅层表面的电荷的电性相反。

可选的，所述开口的深宽比大于3，且所述高密度等离子化学气相沉积工艺的功率大于1000瓦。

现有技术中通常利用含硅的反应气体(例如甲硅烷sih4)和含氮氧的反应气体(例如一氧化二氮n2o)反应以形成氮氧化硅层，并且，当形成的所述氮氧化硅层达到控制要求之后，通常还会在反应腔内继续通约20秒的含氮氧的反应气体，以净化所述反应腔。发明人通过实验得到如图1所示的利用n2o净化所述反应腔的时间与所述氮氧化硅层表面的电荷密度的关系曲线，从图1中可见，利用n2o净化所述反应腔的时间与所述氮氧化硅层表面的电荷密度呈单调递减的关系，即利用n2o净化所述反应腔的时间越长，所述氮氧化硅层表面的电荷密度越小，并且，所述氮氧化硅层表面的电荷均是带正电的电荷。通过进一步分析发现，采用高密度等离子化学气相沉积工艺形成所述介质层的工艺制程中产生的高密度、高能量的等离子体通常是带负电的电荷。

基于此，在本发明提供的半导体器件的形成方法中，包括将一衬底置于反应腔内；向所述反应腔内通入反应气体以生成氮氧化硅层于所述衬底上；在所述氮氧化硅层达到控制要求之后，立刻停止通入所述反应气体，不进行反应腔净化的步骤，以使所述氮氧化硅层表面的电荷密度大于一设定值，从而可以尽可能的中和后续采用高密度等离子化学气相沉积工艺形成介质层时产生的高密度、高能量的等离子体，增强了所述氮氧化硅层抵挡等离子体的能力，能够减弱等离子体损伤。

附图说明

图1为利用n2o净化所述反应腔的时间与所述氮氧化硅层表面的电荷密度的关系曲线；

图2为本发明实施例提供的半导体器件的形成方法的流程图；

图3为本发明实施例提供的衬底及栅极结构的结构示意图；

图4为本发明实施例提供的在衬底上形成氮氧化硅层的结构示意图；

图5为本发明实施例提供的在氮氧化硅层上形成介质层的结构示意图；

其中，附图标记为：

10-衬底；20-栅极结构；21-栅氧化层；22-浮栅层；23-控制栅层；24-栅介质层；30-开口；40-氮氧化硅层；50-介质层。

具体实施方式

下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

如图2所示，本发明提供了一种半导体器件的形成方法，包括：

步骤s1：将一衬底置于反应腔内；

步骤s2：向所述反应腔内通入反应气体以生成氮氧化硅层于所述衬底上；

步骤s3：在所述氮氧化硅层达到控制要求之后，停止通入所述反应气体，以使所述氮氧化硅层表面的电荷密度大于一设定值。

具体的，请参阅图3-图5，其为采用本实施例中半导体器件形成方法形成的若干半导体结构的剖面示意图，接下来，将结合图3-图5对本实施例提供的半导体器件的形成方法作详细说明。

首先，请参阅图3，执行步骤s1，提供一衬底10，所述衬底10中定义出了多个有源区(未图示)，每个所述有源区均从所述衬底10的顶部向所述衬底10的内部延伸至一定深度，所述有源区中可以通过离子注入等方式形成交替排布的源区和漏区(图3中衬底10中的圆弧处)，进一步的，所述源区和漏区的掺杂类型可根据需要形成的具体器件的类型决定。所述源区和所述漏区之间的衬底10上形成有栅极结构20，所述栅极结构20包括一层叠体及覆盖所述层叠体侧壁的栅介质层24，所述层叠体包括顺次重叠的栅氧化层21、浮栅层22及控制栅层23，所述栅氧化层21覆盖部分所述衬底10，所述浮栅层22与所述控制栅层23之间还设置有一ono结构(氧化硅-氮化硅-氧化硅的复合结构层)，以隔离所述浮栅层22和所述控制栅层23，所述栅介质层24用于保护所述浮栅层22与所述控制栅层23不受外界的侵扰和损坏。

进一步，随着半导体器件尺寸的微缩，相邻的两个所述栅极结构20之间的距离越来越小，以使相邻的两个所述栅极结构20之间的开口30的深宽比逐渐增大，填充的难度越来越高。

接下来，如图4所示，执行步骤s2，在所述反应腔中通入反应气体以生成氮氧化硅层40于所述衬底10上，且所述氮氧化硅层40还延伸覆盖了所述栅极结构20。具体的，所述反应气体可以包括含硅的第一反应气体及含氮氧的第二反应气体，以使所述第一反应气体及所述含氮氧的第二反应气体在所述反应腔中反应生成氮氧化硅。本实施例中，所述第一反应气体为甲硅烷(sih4)，所述第二反应气体为一氧化二氮(n2o)，且，所述第一反应气体内的甲硅烷与所述第二反应气体内的一氧化二氮的体积比大于或等于0.53。可选的，为了防止其他的杂质气体影响所述氮氧化硅40的形成，在所述反应腔中通入所述反应气体之前，还可以在所述反应腔内预先通入一氧化二氮以清洁所述反应腔，所述一氧化二氮的流量大于或等于720毫升/分钟。

进一步，所述反应气体也可以包括含硅的第一反应气体、含氮的第三反应气体及含氧的第四反应气体，但是在清洁所述反应腔时，可以采用所述第三反应气体去清洁所述反应腔，所述第三反应气体的流量也可以大于或等于720毫升/分钟。清洁完毕后，再通入所述第四反应气体，以使所述第三反应气体和所述第四反应气体反应生成含氮氧的气体，最后再通入所述第一反应气体，使得所述第一反应气体与所述含氮氧的气体反应生成所述氮氧化硅层40。

可以理解的是，本实施例采用了甲硅烷与一氧化二氮反应生成所述氮氧化硅层40，其他实施例中，还可以采用其他的第一反应气体和第二反应气体，例如，所述第一反应气体还可以是氯硅烷(sicl4)等其他的含硅气体，所述第二反应气体则还可以是一氧化氮(no)，所述第三反应气体可以是氨气(nh3)或氮气(n2)，所述第四反应气体可以是氧气(o2)等气体，本发明不作限制，只要能够在所述反应腔中反应生成氮氧化硅即可。

接下来，执行步骤s3，在所述氮氧化硅层40达到控制要求之后，停止通入所述反应气体，以使所述氮氧化硅层40表面的电荷密度大于一设定值。具体的，本实施中，当所述氮氧化硅层40的厚度介于140埃-160埃之间时，认为所述氮氧化硅层40达到了控制要求，当然，针对不同的半导体器件，需要的形成的氮氧化硅层40的控制要求可能有区别，可以根据具体制备的半导体器件设定所述氮氧化硅层40的控制要求，在此不再一一举例说明。如图1所示，由于利用所述第二反应气体净化所述反应腔的时间与所述氮氧化硅层40表面的电荷密度呈单调递减的关系，即利用所述第二反应气体净化所述反应腔的时间越长，所述氮氧化硅层40表面的电荷密度越小，所以，本实施例在所述氮氧化硅层40达到控制要求之后，立即停止通入所述反应气体，不进行所述反应腔净化的步骤，以使所述氮氧化硅层40表面的电荷密度达到最大。可选的，所述设定值大于或等于1.0毫库/平方厘米，也即，停止通入所述反应气体可以保证所述氮氧化硅层40表面的电荷密度大于1.0毫库/平方厘米，并且，所述氮氧化硅层40表面的电荷均是带正电的电荷(电场强度是正值)。

接着，如图4及图5所示，采用高密度等离子化学气相沉积工艺(hdpcvd)形成介质层50，所述介质层50覆盖所述氮氧化硅层40并填充所述开口30。由于所述开口30的深宽比较大(例如是大于3)，为了防止填充所述开口30中的介质层50产生空洞，所述高密度等离子化学气相沉积工艺的功率较高(大于1000w)，使得所述高密度等离子化学气相沉积工艺会产生高密度、高能量的等离子体。但是，由于高密度、高能量的等离子体带负电，而所述氮氧化硅层40表面的电荷带正电，当所述高密度、高能量的等离子体轰击所述氮氧化硅层40时，所述氮氧化硅层40表面的电荷可以中和部分所述高密度、高能量的等离子体，从而可以减弱所述高密度等离子化学气相沉积工艺带来的等离子损伤，所述高密度、高能量的等离子体也不容易穿过所述控制栅层23及所述浮栅层22，对所述栅氧化层21造成不可逆转的损伤，从而兼顾了半导体器件的可靠性和良率。

综上，在本发明实施例提供的半导体器件的形成方法中，包括将一衬底置于反应腔内；向所述反应腔内通入反应气体以生成氮氧化硅层于所述衬底上；在所述氮氧化硅层达到控制要求之后，立刻停止通入所述反应气体，不进行反应腔净化的步骤，以使所述氮氧化硅层表面的电荷密度大于一设定值，从而可以尽可能的中和后续采用高密度等离子化学气相沉积工艺形成介质层时产生的高密度、高能量的等离子体，增强了所述氮氧化硅层抵挡等离子体的能力，能够减弱等离子体损伤。

上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。