半导体装置及其制造方法与流程

本公开涉及半导体装置、制造半导体装置的方法以及包括半导体装置的电子装置。更具体地，本公开涉及双极结型晶体管(bjt)半导体装置，也称为双极晶体管。

背景技术：

双极晶体管通常用于模拟电路和数字电路中的电流放大。在其最简单的形式中，如图1所示，离散npn双极晶体管100包括电耦接到发射极端子101a的发射极区域101、电耦接到集电极端子103a的集电极区域103和电耦接到基极端子102a的基极区域102。当以共发射极模式被构造时，这种双极晶体管100可以作为电流放大器工作，使得输入基极电流ib的小变化可以导致输出集电极/发射极电流ic的大变化。

双极晶体管的电流放大特性由电流增益或放大系数hfe(也称为β)控制。经放大的输出集电极/发射极电流ic的大小通常由双极晶体管的hfe和基极电流ib的乘积来定义。

通常，高电流增益hfe特性是优选的，使得仅由小基极电流驱动的双极晶体管可以进入高集电极电流的装置饱和。传统的bjt通常具有范围从约10到500的hfe值。

传统的离散双极晶体管装置结构包括在集电极外延层内形成的扩散发射极和基极。发射极接触端子和基极接触端子位于装置晶圆前部104上，集电极端子位于晶圆后部105上。

为了实现具有高hfe的双极晶体管，装置必须实现高发射极葛谋数(gummelnumber)。发射极葛谋数是用于测量晶体管的发射极效率的参数并且与发射极的有效掺杂有关，发射极葛谋数受到带隙变窄和载流子寿命的限制。虽然技术人员将意识到该参数可以用于评估和帮助双极晶体管设计的工艺，但是葛谋数在晶体管设计中的应用的详细讨论不在本公开的范围内。此外，对于双极晶体管，还需要低的基极葛谋数。该数值与总的基极掺杂有关，并且受击穿电压bvcbo的限制。bvcbo是发射极浮置时的集电极-基极击穿电压。限制在于基极必须包含总临界掺杂以包含bvcbo的耗尽区域，否则会发生穿通(punch-through)。

因此，为了实现双极晶体管的高hfe，发射极必须是高掺杂的，基极必须是低掺杂的并且/或宽度尽可能窄。

为了实现hfe值为700或更大的双极晶体管，传统工艺受限于可获得的最大有效发射极掺杂剂和与产生低掺杂和窄基极相关的工艺扩展(即，装置之间和装置内的性质/特性的变化)。实际上，对于窄的基极，基极宽度可能变得非常难以控制。由于掺杂较高，晶体管的发射极扩散得比基极更快。这样，对于非常窄的基极，最轻微的掺杂变化将导致基极区域的不均匀分布。随着基极变得更窄，在炉中的给定时间内，基极的不均匀分布将恶化。

应用已知的工艺，可制造hfe为1000或更高的离散双极晶体管，但代价是损害装置的性能，诸如必须接受大的工艺扩展(即，由于具有低掺杂和窄基极造成的)，导致相当大的成品率损失，或必须使用达林顿晶体管(darlingtontransistor)布置，这使得晶体管不可能进入饱和(因为它防止vbc改变极性)，这会限制晶体管可传导的最大电流，从而限制装置的额定值。

众所周知，基于多晶硅发射极的晶体管可以应用于高频应用的集成芯片ic中。通常，在ic中采用的这种晶体管在晶圆的一侧(即，晶圆前侧)具有它们的发射极、基极和集电极接触。然而，在诸如双极晶体管的离散高电流晶体管的领域中，还没有采用基于多晶硅发射极的晶体管，所述基于多晶硅发射极的晶体管在晶圆的与基极和发射极接触相反的一侧(即，晶圆背面)上具有集电极接触，从而对于给定管芯尺寸为晶体管提供高集电极电流的能力。ic工艺要求是，对于给定的管芯尺寸，电流在晶体管的集电极区域中横向流动，然后回到晶圆前面以用于接触。因为发射极面积可能减小，这导致电流增益曲线下降到更低的集电极电流ic，并且由于电流需要横向流动到正面上的集电极触点，会进一步增加了集电极区域的电阻。

考虑到前述内容，设计了本发明的多个方面和实施例。

技术实现要素：

根据本发明的一方面，提供了一种双极晶体管半导体装置，包括：衬底层；由衬底层支撑的集电极外延层；由集电极外延层的一部分支撑的基极区域；以及由基极区域的一部分支撑的发射极区域，其中，发射极区域包括多晶硅材料。

可选地，衬底层可以包括掺杂有锑(sb)、砷(as)和磷(p)中的至少一种的硅(si)。

可选地，集电极外延层可以包括掺杂有砷(as)和磷(p)中的至少一种的硅(si)。

可选地，基极区域可以包括掺杂有硼(b)的硅(si)。

可选地，发射极区域可以包括掺杂砷(as)的硅(si)或多晶硅。

可选地，发射极区域可以包括掺杂有磷(p)的硅(si)或多晶硅。

可选地，该装置还可以包括钛(ti)层和/或铝(al)层，钛层和/或铝层由集电极外延层、基极区域和发射极区域支撑。

可选地，钛层和/或铝层还可包括alsi和/或alsicu。

可选地，该装置还可以包括alsi层，alsi层由集电极外延层、基极区域和发射极区域支撑。

可选地，该装置还可以包括alsicu层，alsicu层由集电极外延层、基极区域和发射极区域支撑。

可选地，该装置可以包括用于组装件的背面金属叠层。

根据本发明的另一方面，提供了一种制造双极晶体管半导体装置的方法，该双极晶体管半导体装置包括衬底层、集电极外延层、发射极区域和基极区域，该方法包括：在衬底层的表面上形成集电极外延层；在集电极外延层的一部分上形成基极区域；以及在基极区域的一部分上形成发射极区域，并且其中，发射极包括多晶硅材料。

可选地，在衬底层的表面上形成集电极外延层可以包括：在高掺杂n衬底上沉积低掺杂n外延层。

可选地，在集电极外延层的一部分上形成基极区域可以包括：在集电极外延层的基极区域的一部分上形成开口；在集电极外延层的开口部上形成等离子体氧化物层，以形成基极区域。

可选地，在所述基极区域的一部分中形成发射极区域可以包括：去除基极区域的一部分中的区域；在所述区域中沉积多晶硅材料层；以及用高剂量的掺杂剂注入该区域以形成发射极区域。

附图说明

为了更完整地理解本公开，现在结合仅作为非限制性示例提供的附图来参考以下描述，在附图中：

图1示出了离散双极晶体管，其包括电耦接到发射极端子的发射极区域、电耦接到集电极端子的集电极区域和电耦接到基极端子的基极区域；

图2a至图2l示出了根据本发明的一个或多个实施例的用于制造npn双极结型晶体管半导体装置的工艺步骤。

具体实施方式

现在将参照图2a至2l，仅作为示例，提供根据一个或多个实施例的双极晶体管的制造工艺的逐步描述。在该示例中，双极装置是npn装置。等效的pnp装置可以通过简单地交换掺杂剂n和掺杂剂p来实现。

图2a示出了根据实施例的用于制造半导体装置的初始衬底201。在这个阶段，在衬底201的顶表面上沉积集电极外延层201a，使得半导体装置可以包括沉积在高掺杂n衬底201上的低掺杂n集电极外延层。对于约1mωcm至10mωcm范围内的衬底电阻率，衬底201中的n掺杂实质上比集电极外延层中的n掺杂高例如10000倍。在该示例中，需要对衬底201进行高掺杂以实现低饱和电压降vsat。对于n型，给出了衬底电阻率和衬底掺杂的关系。在低掺杂n集电极外延层的顶部形成第一氧化物层202。第一氧化物层202可以通过任何合适的技术或方法沉积在低掺杂n集电极外延层的顶表面上。例如，第一氧化物层202可以热生长在集电极外延层上。也可使用形成第一氧化物层202的其它方法，诸如化学氧化和电诱导氧化。第一氧化物层202可由诸如氧化硅的电绝缘材料形成。然而，由氧化硅形成的氧化物层仅是示例，并且可以由另一电绝缘材料形成。

图2b示出了在如图2a所示的半导体晶圆200的第一氧化物层202的外围或其一部分处形成的两个沟道注入203a。首先在第一氧化物层202的边缘处形成两个沟道203。可以通过例如使用干法(等离子体)蚀刻、湿法(化学)蚀刻、反应离子蚀刻(rie)或任何其他合适的蚀刻工艺，去除第一氧化物层202的端部或使第一氧化物层202的端部开口来形成沟道203。在每个沟道203的基极上生长薄的散射氧化物层203b。通过离子或等离子体注入工艺穿过薄的散射氧化物层203b进行高掺杂n注入，以形成两个沟道注入203a。沟道注入可以用于防止在晶圆上芯片之间的任何串扰，并且防止漏电流从装置的集电极横向流到基极。沟道注入203a可以可选地形成在第一氧化物层202上的不同位置处，该位置取决于半导体晶圆200a的物理布局。

在下一阶段，参照图2c，通过例如使用干法(等离子体)蚀刻、湿法(化学)蚀刻、反应离子蚀刻(rie)或任何其它合适的蚀刻工艺，蚀刻掉第一氧化物层202的一部分，在图2b所示的半导体晶圆200上形成用于基极注入的开口204。如图2c所示，用于基极注入的开口204形成在半导体晶圆200的沟道注入203a之间。在用于基极注入的开口204上生长薄的散射氧化物层204b。然后，通过离子或等离子体注入穿过薄的散射氧化物层204b，形成包括低掺杂p注入的基极注入204a。从基极边缘到沟道扩散的距离应当被选择为使得其足够大，以防止装置的基极和集电极之间的横向击穿。

图2d示出了形成在如图2c所示的半导体晶圆200的顶表面上的第二氧化物层205。在这个阶段，在半导体装置上形成第二氧化物层205，使得该氧化物层覆盖半导体装置的顶表面，并且被致密化。等离子体增强化学气相沉积pecvd可用于形成氧化物以保持低热预算，即，实现浅结(shallowjunctions)。第二氧化物层205可以是等离子体氧化物层。可以使用任何已知的工艺，例如化学氧化和电诱导氧化，来生长和致密化等离子体氧化物层。

图2e示出了在图2d的半导体晶圆200的基极区域208的表面上形成的用于发射极区域207的另一开口206。通过例如干法(等离子体)蚀刻、湿法(化学)蚀刻、反应离子蚀刻(rie)或任何其它合适的蚀刻工艺，蚀刻掉第二氧化物层205的一部分来形成开口206。开口206的目的是容纳发射极区域207的主体，这将在以下段落中描述。发射极开口可以是如开口206所示的单个区域，或者是作为发射极区域内的氧化物柱的网格(未示出)的单个区域，其中可以形成基极接触。

图2f示出了形成在图2e的半导体晶圆200的顶表面上的多晶硅层211。如图2f所示，多晶硅层211包括两层，上层209和下层210。在可选的实施例中，多晶硅层211可以包括任何数量的多晶硅层。在该示例中，多晶硅层211的下层210是未掺杂的多晶硅层。首先在图2e的半导体晶圆200的顶表面上沉积下层210。然后，沉积多晶硅层211的上层209，并且对其注入高剂量的n掺杂剂，形成n掺杂层。然后，多晶硅层211被驱入，使得上层209中的n掺杂剂扩散到下层210中。

在下一阶段，可以从图2f中的半导体晶圆200去除在前一阶段中形成的不需要的多晶硅，即，不是发射极的一部分的多晶硅部分。在这个阶段，可以构造多晶硅层211，使得仅保留如图2g所示的多晶硅层211的形成在半导体晶圆200的发射极区域207的一部分，即，多晶硅发射极层。可以使用任何合适的技术或方法来构造多晶硅层211。

在下一阶段，如图2h所示，在图2g的半导体晶圆200的暴露的顶表面上形成第三氧化物层213。氧化物层是通过等离子体氧化形成的等离子体氧化物层。也可使用形成氧化物层的其它方法，诸如化学氧化和电诱导氧化。

图2i示出了在图2h中的半导体晶圆200的基极区域208内形成的用于基极接触扩散的开口214。例如，通过干法(等离子体)蚀刻、湿法(化学)蚀刻、反应离子蚀刻(rie)或任何其它合适的蚀刻工艺，将开口214蚀刻到基极区域208中。开口214的目的是接收掺杂高于基极区域的p掺杂剂的基极接触扩散注入。

在下一阶段，参照图2j，使用离子或等离子体注入将基极接触扩散注入214a注入到开口214中。在这个阶段，如图2i所示的半导体晶圆200中的所有掺杂剂扩散到半导体晶圆200的各个区域中。通过氧化物保护多晶硅不受p注入。可以在单个步骤或多个步骤中进行扩散。扩散工艺导致发射极多晶硅层212被完全掺杂215。

在下一阶段，参照图2k，在图2j所示的半导体晶圆200的发射极区域207的顶表面上形成开口216。通过蚀刻(例如干法(等离子体)蚀刻、湿法(化学)蚀刻、反应离子蚀刻(rie)或任何其它合适的蚀刻工艺)形成开口216。形成开口216以容纳金属合金，从而接触完全掺杂的发射极多晶硅层215。金属合金包括导电材料，诸如钛(ti)、铝(al)及其组合。也可以使用其它合适的导电材料。在这个阶段，通过短的酸浸(shortaciddip)使基极接触开口，以去除半导体装置上形成的任何不需要的氧化物。酸包括稀氢氟酸(hf)或任何合适的酸。由于基极接触中的氧化物比多晶硅上的氧化物薄，所以在多晶硅上仅形成用于发射极接触的开口。否则基极接触将被严重地过度蚀刻。在这个阶段的短的酸浸确保了基极接触开口没有氧化物，为下一个工艺步骤做准备。

在最后阶段，参照图2l，在如图2k所示的半导体晶圆200的顶表面上沉积导电材料217。如图2l所示，导电材料217通过溅射被沉积并被构造。所用的溅射沉积可以是例如离子束沉积、离子辅助沉积、反应或气流溅射、高靶利用率溅射(hitus)或高功率脉冲磁控溅射(hipims)。导电材料217可以包括钛ti和铝al。也可以使用其它合适的导电材料。然后在图2k中的半导体晶圆200的顶表面上沉积钝化并被构造。然后，根据实施例，将用于组装件的合适的背面金属叠层施加到半导体晶圆200的顶层，以形成图2l中的双极晶体管半导体装置200。

根据本公开，多晶硅发射极被应用于离散双极晶体管装置，该离散双极晶体管装置在装置的晶圆背面上具有集电极，即，其中集电极位于与装置的基极和发射极相同的(晶圆背面)侧面上。如上所述，这可以通过在一个步骤中将浅基极注入集电极外延层、将多晶硅沉积到发射极区域上、注入多晶硅区域并在发射极中从多晶硅平缓地扩散到硅中来实现。

根据本公开，多晶硅发射极被应用于在装置的晶圆背面上具有集电极的双极晶体管半导体装置。该双极晶体管半导体装置包括支撑集电极外延层的衬底层。该装置还包括由集电极外延层的一部分支撑的基极区域。装置的基极区域支撑由多晶硅材料构成的发射极区域。包括ti和al的端子从集电极外延层、基极区域和发射极区域中的每一个延伸。

结果是，具有这种装置结构的双极晶体管的热预算可以减少具有类似额定值的传统双极晶体管的约三分之一或一半，从而允许hfe大于或等于1000而不受工艺范围的限制。当仅由非常小的基极电流ib驱动时，双极晶体管也可以进入高集电极电流ic时的饱和。来自发射极的高发射极掺杂(即，具有高发射极葛谋数发射极)和被很好地控制的窄并且低掺杂的基极(即，具有低基极葛谋数基极)实现了高hfe。由于实现了非常低的装置热预算，即使对于极窄的基极，工艺范围也保持为最小。

所提出的半导体装置的操作类似于标准bjt的操作。然而，由于结构设计的结果，半导体装置的hfe增加(即，大约是等效的传统双极晶体管的hfe的两倍)，约为等效的传统双极晶体管的基极电流的一半的基极电流可足以使半导体装置进入给定的集电极电流ic时的饱和。由于基极电流需要流过0.7vvbe，所以对于功率晶体管，装置的功率损耗可能是相当大的。例如，考虑15a额定的双极晶体管，其在ic＝15a时需要1a基极电流以将晶体管保持在饱和模式。这将导致be二极管(基极-发射极二极管)上的功率损耗(i*v＝1a*0.7v＝700mw)。在此实例中，通过提供具有双倍hfe的双极晶体管，可使be二极管上的iv功率损耗减半，即，改为0.5a*0.7v＝350mw。

在至少一个实施例中，根据实施例的图2l的双极晶体管半导体装置200适用于需要高电流放大和装置能量效率、但封装空间有限的高功率应用。也就是说，bjt装置能够处理高负载电流，而且尺寸紧凑，即在热效率高的封装中具有小的装置覆盖区域。

在汽车工业中，bjt可以在各种车载电子系统中使用，例如，作为气囊展开中的负载开关、作为预驱动器来驱动通常用于燃料泵中的高电流沟道(trench)mosfet、用于过压保护、低压降调节、led背光切换以及用于仪表组中的lcd背光的洛耶尔转换器(royerconverter)。图2l的双极晶体管半导体装置200可以适合于部署在以上应用中的任何应用中，并且能够处理高负载电流应用，但是同时是能量高效的和紧凑的，从而在车辆中占据非常小的封装空间。

在单独实施例的上下文中描述的特征也可以在单个实施例中组合提供。相反，为了简洁起见，在单个实施例的上下文中描述的各种特征也可以单独地提供或以任何合适的子组合提供。

术语“包括”不排除其它元件或步骤，术语“一”或“一个”不排除多个。权利要求中的附图标记不应被解释为限制权利要求的范围。

鉴于上述描述，对于本领域技术人员来说显而易见的是，在本发明的范围内可以进行各种修改。

本公开的范围包括其中明确地或隐含地公开的任何新颖特征或特征的组合或其任何概括，而不管其是否涉及所要求保护的发明或减轻本发明解决的任何或所有问题。申请人由此提请注意，在本申请或由此衍生的任何这种进一步申请的审查期间，可以对这些特征提出新的权利要求。特别地，参考所附权利要求，来自从属权利要求的特征可以与独立权利要求的特征组合，并且来自各个独立权利要求的特征可以以任何适当的方式组合，而不仅仅是在权利要求中列举的特定组合。